LLC共振ハーフブリッジ・コンバータのパラメータ設計

LLC共振ハーフブリッジ・コンバータのパラメータ設計の資料をまとめておきます。

SLUP263: Designing an LLC Resonant Half-Bridge Power Converter

SLUS846C: UCC25600 8-Pin High-Performance Resonant Mode Controller

SLUU361A: Usingthe UCC25600EVM

AN2012-09: Resonant LLC Converter: Operation and Design250W 33Vin 400Vout Design Example

 

SLUP263より要点を引用しておきます。

トランスの1次側にCr, Lr, Lmによる共振回路を構成して、

スイッチング回路による矩形波から正弦波に近い共振波形を得られるようにする。

FHA(First Harmonic Approximation)メソッドによる線形近似モデルで、

LLC共振回路のパラメータを決める。

LLC共振コンバータのメリットは、

ZVSによるスイッチングノイズの低減と

出力波形が正弦波に近いため出力フィルタが簡素化できる点にあります。

 

ハーフブリッジ・トポロジーのバリエーション

商用電源(AC115/230V)から+-50Vの正負電源を得る

オフライン・コンバータ(SMPS)のトポロジーとして、

ハーフブリッジ・コンバータが適用できますが、

バリエーションとして、

ハードスイッチング(対称HB、プッシュプル)、

ソフトスイッチング(非対称HB、アクティブクランプ)、

LLC(共振型HB、プッシュプル)の

3つあるようです。

 

以下の資料が参考になります。

Power Converter Topoology Trends

Power Topologies Handbook

Power Topologies Poster

 

800W, +-50VのLLCハーフブリッジの既製品を参考としてあげておきます。

SMPS800RE

 

 

D級アンプのデッドタイムとZVS

D級アンプの出力は通常、

Nch MOSFETによるハーフブリッジ(トーテムポール)が用いられます。

フルブリッジは、ハーフブリッジを2つ用いるので、

構成要素としては、ハーフブリッジに還元されます。

 

ハーフブリッジの上下のMOSFETのゲートをPWMで制御しますが、

現実の回路や素子にはプロパゲーションディレイや、

非線形性があるため、上下の素子が同時にオンになって、

貫通電流が発生しないように、

適切なデッドタイムが必要になります。

 

では、最適なデッドタイムはどのように設計すべきでしょうか?

 

よくあるD級アンプの解説では、

出力波形が理想的な矩形波に近づくように、

できるだけデッドタイムは小さい方がよい

としているものが見受けられます。

 

この場合、MOSFETのスイッチング時間

(ライズタイム+ターンオンディレイ、フォールタイム+ターンオフディレイなど)に、

安全係数(ゲートドライバのプロパゲーションディレイやディレイマッチング、温度係数など)

を掛けた最小値になります。

 

でも、実際、そうでしょうか?

 

オーディオ用途のD級アンプでは、

ハーフブリッジの先にLPFのコイルがあります。

そのため、スイッチングの際(デッドタイム期間)には、

MOSFETの出力容量(Coss)とLPFのコイルの間で、

共振が発生します。

 

なので、ソフトスイッチング(ZVS)を前提にする設計では、

矩形波のように垂直な電源レール間の遷移を伴う波形ではなく、

 

正弦波をレール間に縦に引き延ばしてクリップさせたような波形になります。

この場合、出力容量とコイルのインダクタンスおよび発振周波数によりますが、

デッドタイムも47-200ns程度まで、

かなり長くなります。

 

デッドタイムが大きくなると、

クロスオーバー歪みが増えると思いますか?

 

実際には共振波形は連続なので、増えません。

また、ZVSなので、

スイッチングノイズも極小です。

パンピング現象も極小になります。

なぜなら、共振エネルギーを上下のスイッチ間とコイルで、

保存する形になるので。

 

オーディオ用途であれば、

いいことずくめのようです。

 

オーディオ用途のD級アンプでは、

スイッチングノードの波形忠実度は無意味です。

なぜなら、最終的な出力は、LPF通過後の波形になるからです。

 

需要なのは、PWMのデューティサイクルに応じた、

電圧時間積の比率の精度になるからです。

 

しかしながら、スイッチングノード出力の

電圧時間積の時間はPWMで直接制御していますが、

電源電圧の制御は、自励式と他励式で大きく異なります。

 

自励発振式は電源電圧の変動を含んだスイッチングノードの

電圧波形が搬送波そのもので、

直接、積分器の入力にフィードバックするため、

十分なPSRRが簡単に得られます。

 

ところが、他励式は通常、搬送波は無帰還なので、

PSRRが原理的には0dBとなります。

というわけで、

電源側でレギュレータなどを用いて、

電源変動を抑える必要があります。

 

いずれにしても、

理論モデルやシミュレーションモデルと

現実の回路の振る舞いをよく検討した上で、

必要十分な寄生要素を含めた

適切な設計をする必要があります。

 

 

 

 

D級アンプの原理:回路と電源の考察

D級アンプの原理に関して、回路と電源に関する考察をまとめておきます。

 

日本語のまとまった参考資料としては、以下のものをあげておきます。

トランジスタ技術2008年3月号 特集:高効率パワー・アンプの作り方

トランジスタ技術2003年8月号 特集:ディジタル・アンプ誕生

グリーンエレクトロニクス No.7 D級パワー・アンプの回路設計

グリーンエレクトロニクス No.1 高効率・低雑音の電源回路設計

 

まず、ここでは増幅方式の原理として、

D級アンプをオーディオ信号で出力素子のデューティサイクルを

PWM制御するスイッチング方式のアンプと定義します。

 

また、比較のために、
AB級アンプは、オーディオ信号で出力素子のトランスコンダクタンスを

線形制御する方式のアンプと定義します。

なので、ここでのD級アンプは、

スイッチングノードの電圧に関しては2値もしくは3値ですが、

デューティサイクルに関しては連続なPWMを仮定しているので、

分類としてはアナログアンプ(連続時間の増幅器)です。

一般的には、

オーディオ入力信号をサンプリングしてPWM信号を生成してスイッチングノードを制御し、

スイッチングノードの離散電圧をLPFで復調して連続電圧を取り出します。

 

この点に関しては、

AB級アンプは、

連続時間かつ連続電圧のアナログアンプです。

入力から出力まで一貫してアナログ制御の構成が一般的です。

 

次に、D級アンプのサンプリングに関連して、

自励発振式と他励発振式の比較がよくされています。

 

これに関しては、実際に制作してみるとわかりますが、

他励発振式はPSRRが原理的には0dBなので、

通常のコンデンサインプット式の電源では、

100Hz/120Hzの商用電源の整流リップルノイズが

そのまま聞こえます。

なので、オーディオアンプとしては、

電源に対策を施さないと、

そのままでは実用になりません。

 

一方で、自励発振式はPSRRに優れているため、

電源を選びませんが、

サンプリング周期が信号振幅に応じて変動するのと、

電源のパンピング現象が短所とされています。

 

これも実際に制作してみたところ、

自励発振式におけるサンプリング周期の変動は、

無信号時に1MHzを超えるレベルの回路が容易に達成できて、

ノイズシェーピングを適用できるので、

実質的な音質への影響は限定的です。

 

電源のパンピング現象は、

他励式と同様に電源で対策を行うか、

フルブリッジ構成にするのが一般的ですが、

フルブリッジ構成にすると、

他励式(外部クロックとの同期を含む)となってしまうため、

元の木阿弥です。

 

従って、D級アンプでは、

増幅器と電源を一体のものとして設計する必要があります。

 

増幅器のフィードバック制御としては、

電流モードの構成をとれば、

LPFの変動も制御できるため、

設計次第です。

 

また、電源の対策としては、

リニア電源にレギュレータを導入するか、

電源自体をフルブリッジ構成にするのが一般的のようです。

 

一方で、

最近は同期整流(ダイオード整流と違い、回生電流を逆流できる)が

容易に構成できるので、

スイッチング電源で対応する方が容易と思われます。

 

ただし、

オーディオアンプは連続での定格出力は実使用時には発生しないので、

設計のポイントは大きく異なります。

クレストファクタを考慮したトランスの巻き線設計、

アクティブクランプもしくはフェーズシフトフルブリッジ(PSFB)によるZVS、

軽負荷モード(パルススキッピング)による安定性の確保、

などが重要になってきます。

 

というわけで、これまでの設計や試作を踏まえると、

自励発振式とスイッチング電源で適切なD級アンプの設計というのが、

音質とコストパフォーマンスも含めて妥当という結論です。

 

D級GaNおよびSiC MOSFETアンプのデッドタイムの最適化

GaN(TPH3206PSB)ととSiC(C3M0280090D)の

両方でハードスイッチングのD級アンプを試作した結果得られた、

デバイスの特性の違いやD級アンプでの設計の考慮点をまとめておきます。

 

なお、参考資料としては次の2つがわかりやすいです。

Dead-Time Optimization for Maximum Efficiency

SiC MOSFET:ゲートドライブの最適化

 

まず、デッドタイム24nsでしばらく動作させたGaN MOSFETアンプの状況です。

基板右側中央のゲートドライバ(Si8244)周辺の

アクロスザラインのスナバ抵抗(4.7Ω 1W)、

ブートストラップダイオード(1N4148)の電流制限抵抗(4.7Ω 1/4W)、

ゲート抵抗(4.7Ω 1/4W)およびその周辺の基板のレジストが

変色しているのがわかります。

 

また、ブートストラップダイオードの故障も発生しました。

これは、GaNをハードスイッチングで使用すると、

非常に大きなdi/dtによって、

ドレインソース間電圧が増大することに起因しているようです。

 

対策としては、アクロスザラインのスナバは抵抗なしの

0.1uF 250V X7R MLCCに変更して、

電流制限抵抗とゲート抵抗は10Ω 1/4Wに変更しました。

 

また、デッドタイムを200nsに伸ばして、

アイドル時はZVS動作をさせるように設定しました。

 

SiC MOSFETアンプは内部ゲート抵抗が26Ωと大きく、

ハードスイッチングに伴うオーバーシュートも小さいようで、

基板に問題は発生していませんが、

アクロスザラインのスナバは0.1uFに変更しました。

また、デッドタイムも120nsに伸ばして、

ZVS動作をさせるように設定しました。

 

SiCはゲート電圧(Vgs)0Vではゲート電荷(Qg)が1nC残るため、

アイドル時のオフセット電圧が4mV程度残ります。

これに対して、GaNではほぼ0mV程度となっています。

 

ZVS動作にすることによって、

ヒートシンクの発熱がほぼなくなるのと、

アイドル時のハードスイッチングで発生していた

ノイズとオフセット電圧が減少します。

また、効率の増大(消費電力の低下)によって、

電源レールの電圧も上昇します。

 

自励発振式のD級アンプの場合、

PWMのデューティ比に応じて、

ハードスイッチングを伴う部分的なZVS動作を行うため、

効率とノイズ特性では良好な結果が得られます。

 

PSFBとZVS-BTLの関係

これまでPSFB-ZVSによるClass Dアンプの設計を進めてきましたが、

PSFBをD-FlipflopとXORで実装すると、

PWM入力が分周されてしまうため、

アナログ回路ではフィードバックが困難なことがわかってきました。

 

理解を深めるために、

PSFBとFB-PWMのスライドを

Power Converter Topology Trends

から引用します。

PSFBでは、

左右のハーフブリッジのゲート信号をPhase Shiftして、

オーバラップすることで、

赤の期間(Freewheel)を生成して、

ソフトスイッチしていることがわかります。

 

一方、

このオーバラップをデッドタイムで置き換えると、

通常のFull Bridge(BTL)に相当することがわかります。

つまり、ZVS-BTLではデッドタイムが

実質的なFreewheel期間になっています。

 

BTLは、PSFBのように論理回路(D-Flipflop, XOR)を用いずに、

コンパレータのコンプリメンタリ出力で左右の

ブリッジをドライブする形で簡単に実装でき、

プロパゲーションディレイもハーフブリッジ構成と変わりません。

 

また、

ZVSのためには、

デッドタイムを細かく調整できるゲートドライバが必要です。

 

PSFB-ZVS D級アンプの設計

ZVSによるソフトスイッチングだけでD級アンプを構成する方法を検討していたところ、

Phase-Shift Full-Bridgeによる構成を見つけました。

 

PSFBのロジックは、Flip-FlopとExclusive-OrのロジックICで簡単に組めるようです。

SN54HC74, SN74HC74 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET

SN54HC86, SN74HC86 QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES

 

ゲートドライバにSi8244を2つ、左右のハーフブリッジにIRFI4019H-117Pを使う形で、

LT Spiceでシミュレーションをしてみました。

 

回路図はこんな感じです。

1V 20KHz正弦波入力時の4つのMOSFETのVdsとVgsの過渡応答はこんな感じです。

デッドタイムと自励発振周波数の調整次第ですが、

Free Wheel IntervalとSlew Intervalを確認できました。

フルブリッジのD級アンプを80mmx100mmのコンパクトな基板で実装するには工夫が必要ですが、

やってみる価値はありそうです。

 

基板のレイアウトはこちらが参考になります。

 

デッドタイムの最適化とZVS

GaN MOSFETアンプのデッドタイムをZVS(Zero Voltage Switching)に最適化してみました。

 

まず、無信号時(正弦波入力 0V, 20kHz)の

スイッチングノードのデッドタイム期間の電圧波形(青)が、

大体、P-Pの正弦波の1/2周期になるようにデッドタイムを設定します。

LT Spiceシミュレーションの過渡応答はこんな感じになります。

緑がLPFのコイルを流れる電流波形で、山と谷が丸まった三角波になります。

赤はスナバの抵抗を流れる電流で、ノイズレベルの目安になります。

水色は正電源、ピンクは負電源を流れる電流です。

こちらが無信号時の出力電圧のFFTの結果です。

搬送波の周波数(1.5MHz)に-30dB(ほぼゲインに等しい値)のスペクトルがたって、

それよりも高いところにスイッチングノイズのスペクトルがたっています。

40Hz付近のピークはLPFのQによるものです。

 

次に微少信号時(正弦波入力0.1V, 20KHz)の時の過渡応答です。

緑の電流波形が三角波が正弦波状に揺れていることから、

増幅されていることがわかります。

赤のスナバ電流が出力の振幅に応じて増大することがわかります。

ゼロ出力電圧領域ではソフトスイッチングで、

正負出力電圧領域ではハードスイッチングしていることになります。

周波数領域でみると搬送波よりも低い周波数領域(自励発振式なので可変周波数)と

高い周波数領域(ハードスイッチングによる損失の増大)でスペクトルが増えてきます。

 

最後に、最大入力時(正弦波入力1V, 20kHZ)の過渡応答です。

緑の出力電流は5A程度まで増大しますが、

水色の正電源電流、ピンクの負電源電流は0.5A程度に止まります。

スイッチングによりパンピングしていることがわかります。

周波数領域で見るとスペクトルの帯域は増えますが、

ピークは抑えられているようです。

 

聴感上の変化としては、ノイズフロアが下がるため、

明瞭感が格段に向上します。

 

また、スイッチング損失が減少するため、

GaN MOSFETの発熱も格段に下がります。

 

なお、デッドタイムが長いため、

大振幅時にパルス幅が減少もしくは消滅しますが、

音楽信号で定常的にこの状態は発生しないため、

GaN MOSFETの線形領域動作での熱破壊の可能性は低いはずです。

 

結論として、D級アンプとスピーカーは、

電気機械共振の連成系として設計するのが合理的だと思われます。