ブートストラップ回路の最適設計

ブートストラップ回路の最適設計をまとめておきます。

 

こちらのアプリケーション・レポートが参考になります。

Bootstrap Circuitry Selection for Half-Bridge Configurations

 

ここでの設計課題は、ブートストラップ・ダイオードの選定です。

SBD(STPS2150)とFRD(STTH1R02)のどちらが最適かを検討します。

 

ハーフブリッジ・ドライバをSi8244,

ブートストラップ抵抗を1 Ohm,

ブートストラップ・コンデンサの容量を1uF,

バイパス・コンデンサの容量を10uFとして、

電源レールが+-48V、

スイッチング周波数が1MHzのD級 GaN FET(TPH3206PS)アンプの

アイドル時の様子を

LTspiceでシミュレーションしてみます。

 

まず、逆回復電流の過渡解析です。

SBDはほとんど発生しません。

FRDは-100mAほど発生します。

 

つぎに、出力電圧のノイズフロアのFFTです。

SBDは-97dBです。

FRDは-82dBです。

 

結論として、高速D級アンプでは、

ブートストラップ・ダイオードの選択によって、

ノイズレベルに大きな違いがでます。

 

GaN MOSFETアンプの設計

TransphormのGaN MOSFETがDigikeyですでに発売されているので、
アンプの回路をシミュレーションしてみました。

データシートより:

TPH3205WSB
650V Cascode GaN FET in TO-247 (source tab)

The TPH3205WSB 650V, 52mΩ gallium nitride (GaN) FET is a normally-off device.

Transphorm GaN FETs offer better efficiency through lower gate charge,

faster switching speeds, and smaller reverse recovery charge,

delivering significant advantages over traditional silicon (Si) devices.

 

まず、ピン配置が通常のGDSではなくGSDとなっているので、
基板は専用のモノを起こした方がよさそうです。

次に問題になるのが、
ゲートスレッショルド電圧で、

これまた通常の2-4Vよりも低い1.6-2.6Vとなっています。

さらに、入力容量が2200pFもあります。

というわけで、いろいろシミュレーションしてみたところ、
いくつか対策が必要なことがわかりました。

ganampasc

 

まず、ゲートスレッショルド電圧に関連していると思われますが、
ほとんどバイアス電流を流せません(16mA程度)。

なので、LT1166の電流検出抵抗を1Ω以上にする必要で、1Ω10Wの抵抗を追加して、

1Ωと0.22Ωで電流制限とバイアス電流の検出を個別に設定する必要があるようです。

 

次に、入力容量が大きいため、

ドライバ段のBJTにも100Ωのベースストッパーを追加しないと発振が止まりません。

 

という感じでかなり手強いですが、なんとか音は聴けそうです。

ganamp20kpulseresponse

 

TO-220のTPH3206PSは、

オン抵抗180mΩで入力容量が760pFなので、

こちらの方が扱いやすいかもしれません。