C3M0280090DによるAB級SiC MOSFETアンプの位相補償

C3M0280090DによるAB級SiC MOSFETアンプの位相補償を再検討します。

LT1166の回路図(Figure 19. 100W Audio Amplifier) が元になっています。

主な位相補償の変更点は、R4=1k, R24=6.8kになります。

Base Stopper, Gate Stopperは発振防止のため、

ともに100Ωとしています。

 

LTspiceの回路図です。

周波数応答がこちらです。

1stポールが61kHz、2ndポールが13MHz、

一番周波数応答の悪いC点(赤)で、

位相余裕@1.1MHz=82.8deg, ゲイン余裕@7.2MHz=9.8dB

となりました。

 

定数変更後の試作基板はこちらです。

バイパスコンデンサは、

ブートストラップ電源(+-15V)に63PZA22M8X10と、

メインレール(+-50V)にRFS-50V220MH3#A-T2です。

無信号時の出力オフセットはLch=3.8mV, Rch=10.8mVとなりました。

音はエージングが進むにつれて、いい感じになっています。

重低音も問題なくでています。

 

LT1363のフィードフォワードによるLT1166の位相補償

まず、LT1166のデータシートから位相補償に関する部分を引用します。

 

周波数補償および安定性

 

入力相互コンダクタンスは入力抵抗RINと

32:1電流ミラーQ3/Q4およびQ5/Q6によって設定されます。

抵抗R1およびR2はRINの値と比較して小さくなります。

RINの電流はQ4またはQ6の電流の32倍になり、

外部補償コンデンサCEXT1とCEXT2をドライブします。

これら2つの入力信号経路が並列になって、

下記の相互コンダクタンスを与えます。

gm=16/RIN

 

利得バンド幅は以下のとおりです。

GBW = 16/2π(RIN)(CEXT)

出力デバイスの速度に応じて、

標準値はRIN=4.3k、CEXT1=CEXT2=500pFであり、

1.2MHzの-3dBバンド幅が得られます(標準性能特性曲線を参照)。

 

不安定動作を回避するには、

図1に示すとおり優れた電源バイパスを実現することが重要です。

大容量電源バイパス・コンデンサ(220μF)を使用し、

電源リードを短くすれば、これらの高電流レベルでの不安定性を解消できます。

 

出力デバイスのゲートと直列に100Ω抵抗(R2およびR3)を接続すれば、

図1の100Ω抵抗R1およびR4と同様に、

100MHz領域での発振が停止します

 

次に、100Wオーディオパワーアンプに関する部分を引用します。

100Wオーディオ・パワー・アンプ

低歪みオーディオ・アンプの詳細を図19に示します。

CMRR特性が優れている理由からLT1360(U1という名前
が付けられている)が選択され、

サスペンデッド電源モードにて-26.5V/Vの閉ループ利得で動作します。

U1の±15V電源は、D点の出力で効果的にブートストラップされ、

図14に示すとおり構成されます。

VINに3VP-P信号が入力されると、

A点では出力に80VPPの信号が現れます。

抵抗7~10は、U1の利得を-26.5V/Vに設定し、

C1はU1のCMRRで生成される追加極を補償します。

 

回路の残りの部分(A点からD点)は、

超低歪みのユニティ・ゲイン・バッファになります。
ユニティ・ゲイン・バッファの主要部品は

U4(LT1166)です。

このコントローラには2つの重要な機能があります。

すなわち、R20とR21の電圧積を一定に維持しながら、

M1とM2のゲート間のDC電圧を変化させること。

そして、電流制限を行って、

短絡時にM1とM2を保護することです。

U3の役割は、M1とM2のゲートをドライブすることです。

このアンプの実際の出力は、

一見したところ考えられる点Cではなく電源ピンです。

R6を流れる電流を使用して電源電流を変調し、

VTOPおよびVBOTTOMをドライブします。

 

U3の出力インピーダンス
(電源ピンを通した)は非常に高いため、

20kHzでの歪みを非常に低く抑えるのに必要な速度と精度で

M1およびM2の容量性入力をドライブすることはできません。

 

U2の目的は、低出力インピーダンスを通して、

M1およびM2のゲート容量をドライブし、

M1およびM2の相互コンダクタンスの非直線性を低減することです。

R24とC4は、U2がU3とU4を管理しなくなるが、

利得が1になると自身を管理するような周波数よりも

高い周波数を設定します。

R1/R2とC2/C3はCMRRフィードスルーに対する補償部品です。

 

位相補償に関しては、

C1でドミナントポール

R5とC5でポールスプリッティング

R24とC4でフィードフォワード

それぞれ調整できます。

制御の観点からは、こちらが参考になります。

Internal and External Op-Amp Compensation:A Control-Centric Tutorial

 

次に、SiC MOSFETアンプにおける、

C1=10p, R5=510, C5=3300p, C4=22p, R24={2.4k, 4.7k}

でのLT SpiceによるAC解析の結果を示します。

R24=2.4kの時は、

U3の位相がどんどん遅れてしまうことがわかります。

R24=4.7kの時は、

U2, U3, U4のユニティゲイン(0dB, 1.3MHz)での

位相が90degと十分な位相余裕を確保できます。

 

試作機では大音量で安定性の問題が起きたので、

大容量電源バイパス・コンデンサ

C13/C15を22uFから470uFに増やしました。

また、ドライバ段のベースストッパーは100Ωに戻して、

ドライバ段(MJE15032/MJE15033)はIq=70mA、

出力段(C3M0280090D)はIq=200mAに

それぞれ設定しています。

エージングが進むにつれて、

音はますます魅力的になっています。

 

C3M0120090DによるAB級 SiC MOSFETアンプの回路設計

Wolfspeed(CREE)のC3M0120090Dで、

LT1166によるブートストラップアンプを再設計しました。

 

LT1166はゲート電圧を0/+-12Vまでしか駆動できないため、

従来のゲート電圧の高いSiC MOSFETの駆動には工夫が必要ですが、

C3M0120090Dはゲート電圧を0/+15Vで駆動できるので問題なく動作します。

 

ところが、CREEの提供するSPICEモデルが温度パラメータを盛り込んでいて、

非線形の振る舞いをするため、オーディオアンプのシミュレーションには適しません。

そのため、データシートをもとにVDMOSモデルを作成しました。

.MODEL C3M0120090D VDMOS (NCHAN
+VTO=3.5 KP=2.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=100e-12 CGDMIN=4e-12 a=0.5
+CGS=347p CJO=0.2875n M=1.0 VJ=4.8

 

LT1166のデータシートに基づく、

ブートストラップアンプの回路は次のようになります。

エミッタディジェネレーションBJTドライバで

出力SiC MOSFETを駆動する準コンプリメンタリ構成です。

 

発振防止対策として、

BJTに対してベースストッパ(100Ω)とスピードアップコンデンサ(470pF)を

SiC MOSFETに対してゲートストッパ(100Ω)を適用しています。

 

+-1.5V, 10kHzの矩形波入力時のSPICE過渡解析とFFTの結果を示します。

ゲインは27dB(Av=-22.4)、

ノイズフロアは-120dBで、

偶数次高調波は-60dBとなっています。

周波数解析の結果を示します。

帯域はDC-64kHz(-3dB)、

ゲイン交差周波数は900kHzで位相余裕は70degあります。

 

なお、サスペンデッド電源としては、

絶縁型DC-DCコンバータ(DPBW03G-15)を用いて、

実装を単純化します。

 

 

D級GaN MOSFETアンプ積分器用オペアンプの検討

当初、LT1363で試作したD級GaN MOSFETアンプですが、

ノイズとオフセットが大きいので、他の積分器用オペアンプを検討しました。

動作条件としては+-5Vで、2次のLPF(3.3kΩ/470pF, 200/220Ω,470pF)による反転増幅 (積分回路)で、1MHz程度の自励発振周波数、コンパレータへの出力には470pFをぶら下げています。

データシートのスペックではそれぞれ一長一短がありますが、

SPICEシミュレーションで挙動を比較した上で、

候補としてLT1220, LT1357, LT1122を選んで、試聴比較してみました。

LT1220は、ややおとなしい感じです。

LT1357は、高域が素晴らしいです。

LT1122は、低域が素晴らしいです。

好みや聴く音楽のジャンルにもよると思いますが、

LT1122がオフセットも小さい(実測値 0-0.1mV程度)ので、

おすすめです。

 

BTL-ZVS D級アンプの基板設計

BTL-ZVS D級アンプの基板を設計しました。

保護回路として、UVPとDCPも実装しています。

基板面積を削減するために1回路のインバータ(SN74LVC1G04 Single Inverter Gate)

を使用します。

部品のレイアウトと配線の引き回しはこんな感じです。BTL_ZVS_brd

基板上面は電源(+5V, -5V, 12V(VCC), PGND)、スイッチングノードで埋めています。BTL_ZVS_top

基板下面は、電源(+50V, -50V, SGND)、スイッチングノード、パワーノードで埋めています。BTL_ZVS_btm

 

 

Si8244によるD級GaN MOSFETアンプの試作

Si8244TPH3206PSBによるD級GaN MOSFETアンプを試作しました。

電源はSCS206AGによるSiC SBDブリッジを上下独立で使用しています。

Si8244は絶縁型ドライバなので、レベルシフト回路が不要になり、

メインの回路は非常にコンパクトにできました。

保護回路はOCPとDCPを実装しました。

 

アイドル時の積分回路LT1363の出力振幅を+-1V程度に調整して、

最大入力時の出力振幅をコンパレータLT1016の入力同相電圧範囲に収めています。

 

Si8244のデッドタイムを75ns程度に調整した結果、

自励発振周波数はシミュレーションでは1.9MHzとなっています。

 

デッドタイムが短いとアイドル時のスイッチングノイズが大きくなり、

貫通電流が発生します。

 

音自体は、高音の密度感と低音の充実感が素晴らしく、

申し分ありません。

 

課題を上げるとしたら、

アイドル時のスイッチングノイズの低減(スナバ回路、ソース端子へのアモビーズ、電源レールへのフェライトビーズ)と、

電源オン・オフ時のノイズの抑制(Si8244のUVLOの変更、UVPの実装)といったところですが、

自作アンプとしては対策なしでも許容範囲です。

 

Si8244によるD級GaN MOSFETアンプの設計

D級GaN MOSFETアンプの

スイッチング速度を追求するために、

より高速なドライバとしてSilicon LabsのSi8244を選択し、

回路はSi824xClassD-KITを参考にして、

SPICEシミュレーションしてみました。

過渡解析の結果はこちらです。

自励発振周波数はデッドタイムに依存しますが、

2MHzを越えるようです。

 

DSDのサンプリング周波数が2.8224MHzなので、

音も期待できると思います。

 

一方でスイッチング周波数が増加するにつれて、

ドライバの熱損失が問題になってきますが、

試作してみる価値はありそうです。

 

また、Si8244は絶縁型ドライバなので、

レベルシフトが不要になり、

回路も単純になります。

 

D級GaN MOSFETアンプはなぜ音がよいのか?

D級GaN MOSFETアンプの音の特徴を動作原理から考察します。

 

まず、入力された音声信号は自励発振している積分器で、

900kHzから450kHz程度のサンプリングレートで三角波に変調されます。

 

つぎに、三角波は比較器で矩形波に変調されて、

レベルシフト回路、デッドタイム回路、ゲートドライバを経由して

GaN MOSFETを駆動します。

 

最後に、GaN MOSFETの出力は積分器にフィードバックされるとともに、

LPFを経由してスピーカーを駆動します。

 

回路構成としてはの3ステップなのですが、音質の面からは、

まず、アナログ信号を非常に高いサンプリングレートで処理して、

パッシブフィルタでスピーカーに出力していることが上げられます。

 

つぎに、積分器のオペアンプは入力信号に対して、

自分自身のクローズドループをオープンループのコンパレータ以降の

GaN MOSFETからのフィードバックによってコントロールしているため、

遅延要素が極めて少ないことが上げられます。

 

最後に、PWMアンプの特徴として、LPFを経由しますが、

常に電源レールの最大値でスピーカーを駆動することがあげられます。

 

例えるなら、ガソリン自動車と電気自動車の加速感の違いといった感じでしょうか。

 

結論として、

GaN MOSFETの高速性をストレートに発揮できるデバイスとシンプルな回路構成が、

高音質を生んでいると考えます。

 

D級GaN MOSFETアンプの積分器の調整

D級GaN MOSFETアンプの積分器の設計方法をまとめておきます。

まず、Application Note AN-1138 IRS2092(S) Functional Description

から自励発振周波数に関する部分を引用します。

Self-Oscillating Frequency

Self oscillating frequency is determined mainly
by the following items in Figure 2.
· Integration capacitors, C1 and C2
· Integration resistor, R1
· Propagation delay in the gate driver
· Feedback resistor, RFB
· Duty cycle
Self oscillating frequency has little influences
from bus voltage and input resistance RIN.
Note that as is the nature of a self-oscillating
PWM, the switching frequency decreases as
PWM modulation deviates from idling.

これによると、自励発振周波数は、

積分器(LT1363)のCR定数だけでなく、

ゲートドライバ(IR2110)のプロパゲーションディレイ(最大150ns程度)と

フィードバック抵抗(入力抵抗との比率でゲインが決まる)

にも依存します。

また、デューティサイクルに応じて

自励発振周波数がPWMの変調に応じて

アイドル時から大きく変わるのは、

自励発振式D級アンプの特徴です。

 

実際の積分器は理想積分器ではないので、

+-5V電源でのLT1363のアウトプットスイング(+-3.4V)が制約になります。

LT1016のコモンモードレンジ(-3.75V~+3.5V)は越えない範囲です。

 

これらの条件を考慮して、

最大入力(最大出力)でも積分器の出力が

アウトプットスイングの範囲に収まるように定数を決定しました。

 

実際の回路図はこちらです。

LTspiceによる過渡応答(20KHz, 1V正弦波入力)はこちらです。

青が積分器(LT1363)の出力でコンパレータ(LT1016)をドライブしています。

緑は積分器の入力です。

赤はD級アンプの出力です。

 

アイドル時の積分器の振幅は+-2.2Vで、

入力に応じてアウトプットスイング(+-3.4V)の範囲を移動することがわかります。

理想的には三角波ですが、

アウトプットスイングが壁になる形で、

波形が歪むことがわかります。

 

シミュレーションでのアイドル時の自励発振周波数は895kHzで、

左右のチャネルでビートを回避するために、

もう一方は積分抵抗を1.2kΩ(933kHz)としています。

 

試作機のアイドル時の自励発振周波数の実測値は

710kHz(1kΩ), 718kHz(1.2kΩ)となっていますが、

電源の干渉によるビートは発生しないようです。

 

D級GaN MOSFETアンプの試作

D級GaN MOSFETアンプの試作を行いました。

ヒートシンクにマウントしたPCBがこちらです。

アルミケースに入れて、

理想ダイオード電源でテストしています。

左側はSiC MOSFETアンプ、

右側がGaN MOSFETアンプです。

気になる音の方は、これがGaNの音かといった感じで、

低音から高音まで音源がそのまま音になる感じです。

 

IR2110と出力段の電解コンデンサがやや熱を持ちますが、

スイッチング周波数と電力を考えれば、

問題ない程度です。

 

電源オフ時に軽いポップノイズがでますが、

対策が必要な程ではありません。

 

残りの課題は、

自励発振が音量を上げないと始まらない点だけです。