電流モードのD級GaN MOSFETアンプの試作

電流モードのD級GaN MOSFETアンプを試作しました。

LT1057でPI制御(インダクタ通過前の電圧とインダクタ通過後の電圧状態フィードバック)、

LT1995で電流状態のフィードバック(インダクタ通過後の電流検出)をLT1016に対して行っています。

また、今回は高耐圧のMLCCでLPFとZobelのフィルムコンデンサを置き換えています。

基本回路はいつも通り、ゲートドライバはSi8244,

出力段はTPH3206PSBです。

保護回路として、

LM339でUVPとDCPを実装しています。

 

LT Spiceシミュレーションでは、電圧モードの自励発振式と比較して、

無入力時の可聴帯域におけるノイズフロアが15から20dB程度下がることがわかっています。

 

電流モードの自励発振式における無入力時の出力電圧のFFT

電圧モードの自励発振式における無入力時の出力電圧のFFT

 

実際、試聴してみても電源の整流ハムノイズが明らかに下がります。

音質的にはLPFによるピークが下がる分、

電圧モードよりも相対的に高域はおとなしくなりますが、

低域の明瞭感は明らかに向上します。

 

TPH3206PSBによるD級GaN MOSFETアンプの試作

TPH3206PSBを用いてD級GaN MOSFETアンプを試作しました。

基板と定数はC3M0280090DによるD級SiC MOSFETアンプと同じです。

TPH3206PSBはピン配置がGSDで、

ソースタブからケルビン接続を行っています。

LT Spiceシミュレーションによると、自励発振周波数は3MHz程度となっています。

アイドル時の出力オフセット電圧の実測値は、ほぼ0mVなので、

スイッチングノイズはC3M0280090D(実測Vos=10mV程度で信号線への放射ノイズからの影響が大きい)

よりも少ないようです。

TPH3206PSB(GaN)の音質は、C3M0280090D(SiC)よりも、緻密でおとなしい感じです。

 

 

C3M0280090DによるD級SiC MOSFETアンプの試作

C3M0280090DによるD級SiC MOSFETアンプを試作しました。

主回路には、

スイッチングMOSFETにC3M0280090D,

ゲートドライバにSi8244,

コンパレータにLT1016,

積分器にLT1122,

をそれぞれ用いて、

出力は100W(8Ω),

ゲインは30倍,

ゲート抵抗は4.7Ω,

デッドタイムは24ns,

アイドル時の自励発振周波数は3.19MHz/3.23MHzとしています。

 

また、保護回路には、

電流検出にLT1990,

コンパレータにLM339,

を用いて、

UVPとOCPを実装しています。

 

肝心の音の方は、

DSDの音を直接スピーカーで聴いているような感じで、

ソースの音がそのまま出てきます。

 

スイッチングMOSFETの発熱も少ないので、

通常の音量であれば、

ヒートシンクも温かくなる程度です。

 

BTL-ZVS D級アンプの基板設計

BTL-ZVS D級アンプの基板を設計しました。

保護回路として、UVPとDCPも実装しています。

基板面積を削減するために1回路のインバータ(SN74LVC1G04 Single Inverter Gate)

を使用します。

部品のレイアウトと配線の引き回しはこんな感じです。BTL_ZVS_brd

基板上面は電源(+5V, -5V, 12V(VCC), PGND)、スイッチングノードで埋めています。BTL_ZVS_top

基板下面は、電源(+50V, -50V, SGND)、スイッチングノード、パワーノードで埋めています。BTL_ZVS_btm

 

 

保護回路の設計

GaN MOSFETアンプの保護回路として、

過電流保護回路(OCP)と直流保護回路(DCP)を設計します。

DCPはこちらを参考にしています。

Class D Audio Power Amplifier Reference Design
Using the IRS2092S Protected Digital Audio Driver

OCPはこちらを参考にしています。

また、コンパレータ回路は

インバーター回路は

をそれぞれ参考にしています。

 

まず、OCPの動作ですが、

アンプの電源レールに挟んだ、

電流検出抵抗(R1,R2)の電圧降下を抵抗分圧(R3,R5, R2,R4)して、

トランジスタ(Q1,Q2)のVceのスレッショルドをスイッチにしています。

また電源ラインのスイッチングノイズのLPF周波数(C1, R3, C2,R6)を設定しています。

コンパレータの基準電圧(RefC+, RefC-)と入力(OCP+,OCP-)は,

ツェナーダイオード(D1,D2,D3,D4)で設定しています。

その他の10kΩは電流制限抵抗です。

また、RefC+, RefC-に対して、OCP+,OCP-を検出する

リミットコンパレータ(U1, U2)を構成しています。

LTspiceによるOCPの回路図はこちらです。

LTspiceによるOCPの過渡分析はこちらです。

 

つぎにDCPの動作ですが、

アンプの出力とグランド間の電圧を抵抗分圧(R15, R16)して、

LPF(C3,R15)で低周波として直流電圧を検出します。

基準電圧は電流制限抵抗(R13,R14)と

ダイオード(D5,D6)の電圧降下で設定します。

こちらも、リミットコンパレータ(U3,U4)を構成しています。

LTspiceによるDCPの回路図はこちらです。

LTspiceによるDCPの過渡分析はこちらです。

リミットコンパレータの出力は+-5Vのアクティブ・ローなので、

ワイアード・オアをとって、抵抗分圧(R17,R18)で+5Vのインバーター(A6)に渡します。

使用しないインバーターは+5Vにプルアップして出力をローに設定しています。

インバーターの出力でLEDと負荷抵抗(D7,R19)をドライブして、

ドライバICのシャットダウン端子をコントロールします。

LTspiceによるインバーターの回路図はこちらです。

LTspiceによるインバーターの過渡分析はこちらです。

 

 

 

 

 

D級GaN MOSFETアンプの保護回路

D級GaN MOSFETアンプの保護回路として

正側電源レールのOVP, 負側電源レールのUVP, アンプ出力のDCPを設計しました。

LT SPICEの回路図はこちら。

過渡応答はこちら。

 

コンパレータにLM339, IR2110のシャットダウン(SD)入力のドライバとしてCD4069UBを使います。

コンパレータの基準電圧は1n4148の順方向降下電圧(Vf)で,

電源レール(+-24V)のOVP,UVPは24V Zenerの超過電圧を抵抗分圧しています。

DCPはCRによるLPFを抵抗分圧して、

正負両側を2つのコンパレータで見ています。

OVP, UVP, DCP, 合計4つのコンパレータ出力(+-5VのオープンコレクタActive Low出力)をWired-ORして、

レベルシフト(-24Vのグランド変換と+-5Vから12Vへのレベル変換)後、

CD4069UBで、ディレイをかけた後、LEDとIR2011のSD端子を駆動しています。