C3M0065090DによるAB級BTL SiC MOSFETアンプの基板設計

EAGLEによるC3M0065090DによるAB級BTL SiC MOSFETアンプの基板設計です。

3つのDC-DCコンバータ(DPBW03G-15)と4つのヒートシンク(11PB015-01025)を盛り込んだため、

80x100mmの基板ではほぼ限界だと思います。

9x13mm角の10Ω 5Wセメント抵抗と12mm径の1uH空芯インダクタは大きすぎるので、

6mm径の3W酸金抵抗と9mm径のフェライトコア・インダクタ(RLB9012)に変えています。

8Aの電流を流すためのトレース幅の確保が大変です。

上面のベタパターンです。

下面のベタパターンです。

 

C3M0065090DによるAB級BTL SiC MOSFETアンプの回路設計

Wolfspeed(CREE)のC3M0065090DによるAB級ブートストラップアンプ(LT1166)を

反転増幅器(LT1122)で2つつなげばBTLアンプになります。

 

2つのアンプの差動出力によって、電圧と電流が2倍になるため、

熱損失と電流制限を考慮して定数などを見直す必要があります。

 

また、反転増幅器と2つのブートストラップアンプの電源は独立している必要があるため、

1チャネルあたり3つのDC-DCコンバータ(DPBW03G-15)が必要になります。

 

C3M0065090DのVDMOSモデルを示します。

.MODEL C3M0065090D VDMOS (NCHAN
+VTO=3.5 KP=4.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=50e-12 CGDMIN=2e-12 a=0.5
+CGS=656p CJO=0.375n M=1.0 VJ=4.8

 

LT SPICEによるシミュレーションモデルの回路図を示します。

LT1122はユニティゲインで用いるため位相補償をしています。

 

+-1.5V, 10kHzの矩形波入力による過渡解析の結果を示します。

差動出力のため振幅が2倍になっていることが分かります。

FFTの結果を示します。

ノイズフロアが-100dBに上昇しています。

 

周波数解析の結果を示します。

帯域はDC-55kHz(-3dB)、ゲイン交差周波数は1MHzで位相余裕は40dBに減少します。

 

出力は500Wを越えますが、

歪みと熱損失も大きくなるため、

対策のためのコストもそれなりにかかります。

C3M0120090DによるAB級 SiC MOSFETアンプの回路設計

Wolfspeed(CREE)のC3M0120090Dで、

LT1166によるブートストラップアンプを再設計しました。

 

LT1166はゲート電圧を0/+-12Vまでしか駆動できないため、

従来のゲート電圧の高いSiC MOSFETの駆動には工夫が必要ですが、

C3M0120090Dはゲート電圧を0/+15Vで駆動できるので問題なく動作します。

 

ところが、CREEの提供するSPICEモデルが温度パラメータを盛り込んでいて、

非線形の振る舞いをするため、オーディオアンプのシミュレーションには適しません。

そのため、データシートをもとにVDMOSモデルを作成しました。

.MODEL C3M0120090D VDMOS (NCHAN
+VTO=3.5 KP=2.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=100e-12 CGDMIN=4e-12 a=0.5
+CGS=347p CJO=0.2875n M=1.0 VJ=4.8

 

LT1166のデータシートに基づく、

ブートストラップアンプの回路は次のようになります。

エミッタディジェネレーションBJTドライバで

出力SiC MOSFETを駆動する準コンプリメンタリ構成です。

 

発振防止対策として、

BJTに対してベースストッパ(100Ω)とスピードアップコンデンサ(470pF)を

SiC MOSFETに対してゲートストッパ(100Ω)を適用しています。

 

+-1.5V, 10kHzの矩形波入力時のSPICE過渡解析とFFTの結果を示します。

ゲインは27dB(Av=-22.4)、

ノイズフロアは-120dBで、

偶数次高調波は-60dBとなっています。

周波数解析の結果を示します。

帯域はDC-64kHz(-3dB)、

ゲイン交差周波数は900kHzで位相余裕は70degあります。

 

なお、サスペンデッド電源としては、

絶縁型DC-DCコンバータ(DPBW03G-15)を用いて、

実装を単純化します。