ソフト・スタートの大部分で2次側が電源を制御するようにさせる方法

ADP1074のソフトスタートの1次側と2次側の

ハンドシェイクがうまくいかない場合は、

2次側の電源をチョークコイルから取るようにするとよいようです。

 

AN-1454にも回路図が出ているのですが誤りがあり、

UG-1115の回路図などを見るとよくわかります。

 

1次側の電流モードのオープンループ制御で、

3次巻線としてチョークコイルを利用し、

2次側を3.5V以上に短時間でプリチャージするということのようです。

 

電源回路のソフトスタート

ADP1074のソフトスタートに関してまとめておきます。

以下の資料が参考になります。

ソフト・スタートとソフト・ストップの問題

13章電源回路のソフトスタートの話起動時のラッシュ電流

 

具体的な問題として、

ADP1074を用いた正負電源の起動時に

2次側の同期整流のドライバとしてLTC4446

2つ起動しようとすると、

負荷電流が増大してうまく起動しないようです。

そこで、SS1, SS2の容量をそれぞれ1uF, 2.2uFに増大させたところ、

SPICEシミューレーションでは、

150msほどで、出力が+-50Vになるまで、

同期整流を開始させずに、

ソフトスタートするようになりました。

このあたりは、実回路の挙動をみながら、

シミュレーションで確認してみるしかないようです。

 

なお、同期整流用のMOSFETの耐圧は300V必要なようです。

Infineonだと、このあたりでしょうか。

IRFB4137PBF

IPP410N30N

 

ADP1074を用いた電源のパラメータ設計

ADP1074を用いてハイサイド・アクティブクランプ・

フォワードコンバータを設計する際のポイントをまとめておきます。

AN-1454 アプリケーション・ノートも参考にしてください。

 

LT Spiceの回路図はこちら。

電源起動時の過渡解析の結果

(緑:正側出力(+50V), 茶:SS1, シアン:(FB), 赤:(SS2), 黄土(Comp))

はこちら。

 

まず、ソフト・スタート手順の

1次側と2次側のハンドシェークの条件を満たすためには、

SS1とSS2のコンデンサの容量を調整する必要があります。

シミュレーションでは起動後29-30msの期間に、

SS1の電圧が600-800mVの間にあるように調整する必要があります。

また、SS1とSS2の電流レートが2倍程度異なるので、

容量比を2倍程度にすると、一様に電圧が上昇していきます。

 

なお、最終的には、SS2とFBの電圧が1.2Vを超えた時点で、

強制的に2次側に制御が移るとデータシートには、

記述があります。

一方で、ハンドシェーク後にSS1の電圧は0Vになるという記述が

データシートにはありますが、

SPICEモデルでは、5Vまで上昇し続けます。

 

次に、FBおよびCompによるエラーアンプのループ補償ですが、

ゲインを10dB(3倍)程度に設定しないと、

適切なレギュレーションが得られません。

なので、まず、FBの上側(出力電圧)の抵抗値を決めて、

Compの抵抗値をその3倍程度に設定します。

その後、スイッチング周波数に応じて

Compの容量値をスケールするように設定します。

 

続いて、スロープ補償ですが、

デッドビート(k=1)で設定すると、

Compが大きく振れて電流制限にかかるため、

ノーマル(k=0.5)で設定しています。

 

1次側のデッドタイムは、154nsに設定しないと、

ハイサイド・アクティブクランプのための

位相反転やハイサイドドライバの伝播遅延が大きいため、

PGATEがラッチしてしまうようです。

 

最大デューティ・サイクル(Dmax)は、十分大きく設定しないと、

起動時や高負荷時にヒカップモードに移行してしまうようです。

なので、巻線比は0.6ですが、Dmaxは90%に設定しています。

 

軽負荷モード(Mode)は、3つの状態が設定できるようです。

具体的には、

LLM(常時ボディダイオードによるダイオード整流)、

スレッショルド(軽負荷時は非同期整流、重負荷時は同期整流)、

CCM(常時同期整流)の3つになります。

 

なお、スレッショルドはCSの状態によるので、

ランプ補償の設定抵抗の影響を受けます。

 

最後に、同期整流用MOSFETの耐圧ですが、

フリーホイール・ドライバ側(SR2)は2次側のトランス出力電圧とサージ電圧ですが、

フォワード・ドライバ側(SR1)は1次側の電圧とサージ電圧になるようです。

なので、150V耐圧のIPP076N15N5, IPP075N15N3

などを選択しています。

 

コンプリメンタリ素子がない場合の回路構成

これまで、LT1166によるSiC MOSFET AB級アンプや

ADP1074のローサイド・アクティブクランプ回路のハイサイド化など、

Pch MOSFETが入手できないために

Nch MOSFETだけで構成する回路設計への変更が必要な場面がいくつかありました。

 

その際のアプローチをまとめておきます。

 

まず、基本的な回路構成要素として、

位相反転、レベルシフト、絶縁の3つが基本となります。

まず、Nch 素子をPch素子に置き換えると、

駆動信号を反転させる必要があります。

位相反転回路としては、

オープンコレクタもしくは

オープンドレイン出力が簡単です。

次に、ゲートドライブがローサイドからハイサイドになる場合、

レベルシフト(LTC4446など)もしくは

絶縁型のドライバ(ADuM4120-1Bなど)が必要になります。

 

また、ハイサイドの電源として、

ブートストラップ回路も必要になります。

 

実装面積が問題にならない場合や、

受動素子で構成したい場合は、

パルストランスも利用できます。

その他フォトカプラなどもありますが、

デジタルアイソレータや、

絶縁機能を内蔵したコントローラ、

ゲートドライバを使う方が、

設計が簡単です。

 

ADP1074を用いた電源のトラブルシューティング

アクティブクランプ・フォワードコンバータの設計の

見直しをしていたところ、

こちらのアプリケーションノートを見つけました。

AN-1454: ADP1074、ADP1071-1、ADP1071-2 を用いた電源のトラブルシューティング: 一般的なシナリオ

 

これまで、LTSpiceでシミュレーションを繰り返したり、

ADP1074のデータシートを注意深く読むことで、

ほとんどの事象は対処できていますが、

これから設計する方は、

事前に目を通しておくことをおすすめします。

 

一般的な傾向として、

Analog Devices製品のデータシートは、

Linear Technology製品のデータシートと比較して、

典型的なアプリケーションの具体的な回路例が載っていないので、

経験の浅いエンジニアやホビイストにはかなりハードルが高いです。

 

LTspiceにAnalog Devices製品のモデルが増えてきているので、

Open Macromodel’s Test Fixtureボタンをクリックすると提供される回路で、

シミュレーションによる設計の確認はしやすくなってきていますが、

モデル自体の振る舞いを理解するためには、

データシートとアプリケーションノートを丁寧に読むしかないので。

 

ハイサイド・アクティブクランプ構成の基板設計

ハイサイド・アクティブクランプ構成の

300Wフォワードコンバータの基板設計をまとめておきます。

 

EAGLEの回路図です。

配線図です。

基板上面のベタパターンです。

基板下面のベタパターンです。

ローサイド構成に比べて

部品数が増えましたが、

どうにか納めることができました。

 

ハイサイド・アクティブクランプ構成の検討

耐圧の大きなPch MOSFETがない場合の、

Ncn MOSFETによるハイサイド・アクティブクランプの構成方法を

LT3752-1のデータシートから引用しておきます。

 

HI 側アクティブ・クランプ構成(LT3752-1)
入力電圧の高いアプリケーションでは、

利用可能なPチャネルMOSFETのVDS定格の不足のため、

LO側アクティブ・クランプ構成では

アクティブ・クランプ・スイッチとして使用できな
いことがあります(図13)。

この場合は、HI側アクティブ・クランプ構成(図17)

を使用したNチャネル手法を使用する必要があります。

この構成では、SWPとVINの間の

アクティブ・クランプ・コンデンサのスイッチング用に、

ゲート・ドライブ・トランスまたは

簡単なゲート・ドライブ・オプトカプラを使用して

NチャネルMOSFET(M2)を駆動する必要があります。

また、Nch用にはPch用のゲート駆動信号(図1. のAOUT)を位相反転する

必要があるようです。

 

これらを踏まえて、

ADP1074のPgate(LT3752のAOUTに相当)を

Nch MOSFET(Spiceモデルは2N7002)で位相反転して、

ADuM4120-1Bでハイサイド構成の

アクティブクランプNch MOSFET(SpiceモデルはR6020PNJ)を

ドライブする回路をシミュレーションしてみました。

LTSpiceの回路図を示します。

過渡解析の結果です。

緑がPgate, 青がNgate, 赤が反転してレベルシフトしたPgateです。

 

これで、汎用の600VのNch MOSFETから

IPA60R180P7Sなどを、

自由に1次側のスイッチングディバイスとして選択できます。

 

300Wアクティブクランプ・フォワードコンバータの基板設計

300Wアクティブクランプ・フォワードコンバータの基板設計をまとめておきます。

なお、同期整流用のMOSFETドライバをLTC4446に、

MOSFETをIPA105N15N3に変更しています。

 

EAGLEの回路図はこちらです。

基板のレイアウトはこちらです。

基板上面のベタパターンはこちらです。

基板下面のベタパターンはこちらです。

同期整流のための4つのMOSFETと

2つのMOSFETドライバの配置スペースが必要になるので、

基板上側に1次側、基板下側に2次側を配置しています。

また、ADP1074のPGOOD端子にはプルアップ抵抗とLEDをつないでいます。

あと、IRFP240IRFP9240は基板上側に配置しています。

 

300Wアクティブクランプ・フォワードコンバータの回路設計

300Wアクティブクランプ・フォワードコンバータの回路設計

をまとめておきます。

D級アンプ用に、入力AC100V, 出力DC+-50Vの正負電源を構成します。

 

フォワード・コントローラに

ADP1074

絶縁型ゲートドライバに

ADuM4120-1A

フォワードコンバータの

Nch MOSFETに

IRFP240

アクティブクランプの

Pch MOSFETに

IRFP9240

同期整流用のNch MOSFETに

IPA086N10N3

をそれぞれ用いています。

 

LTspiceによる回路図を示します。

ADP1074の2次側のグランドを-50Vにして、

+50Vの同期整流用のMOSFETを

ADuM4120-1Aで駆動しています。

 

起動時の過渡解析の結果を示します。

緑がDC+50V、青がDC-50Vの出力です。

アクティブクランプなので、

RCDスナバの抵抗の発熱の問題はなく、

プッシュプルと違って、

1次側のMOSFETの耐圧も入力電圧を基準にすればよいのですが、

スイッチングに伴うサージ耐量だけが気になります。