LLC共振ハーフブリッジ・コンバータの試作その2

LLC共振ハーフブリッジ・コンバータを改良しました。

UCC28056AのPFCで、駆動しています。

DC390V入力,  f0=100kHz, DC+-48V, 200W出力で設計しています。

主要部品としては、以下の部品を使用しています。

LLC共振コントローラ: UCC256404

LLC用トランス: 760895651

MOSFET: IPAN60R360PFD7S

2次側整流ダイオード: KMB220S

2次側オプトカプラ・ドライバ: LT4430

デジタル・アイソレータ: Si8710AC-B-IS

Excelの設計ツールは、

UCC25640x Design Calculator (Rev. C)

になっています。

負荷としてD級アンプを接続して、

バーストモードの設定をOption 6で、

Vbmt_h={0.417, 1.026, 1.667}Vを試しましたが、

トランスからジーっというノイズが出るため、

最終的に、バーストモードを無効(Option 7)としました。

D級アンプの場合、

無入力状態でも50%のデューティ比で動作しているため、

いわゆる待機状態にはならないので、

バーストモードは必須ではないと思います。

トロイダルトランスによるコンデンサインプットの電源よりも、

力率と整流ノイズの面で有利なので、

音にもそれがそのまま反映されてくる感じです。

LLC共振ハーフブリッジ・コンバータの試作

LLC共振ハーフブリッジ・コンバータを試作しました。

200W DC385V入力,  DC+-48V出力で設計しています。

 

主要部品としては、以下の部品を使用しています。

PFCコントローラ: UCC256404

LLC用トランス: 760895651

MOSFET: IPA60R170CFD7

2次側整流ダイオード: STPS30M100S

2次側オプトカプラ・ドライバ: LT4430

デジタル・アイソレータ: Si8710AC-B-IS

 

実際に試作してみたところ、

Excelの設計ツールのISNSで、電流検出抵抗Risnsの計算値に誤りがありました。

UCC25640x Design Calculator (Rev. B)

また、BW, LL/SSの抵抗分圧器の設定が複雑で依存関係があるのと

データシートのBurst ModeのOptionの設計方法の説明が不十分で誤りもあり、

設定値の合わせ込みや調整に時間がかかりました。

 

データシートの他に、

こちらの資料も見ておいた方がよいと思います。

Migrating to UCC25640x from UCC25630x

PFCLLCSREVM034 User Guide

 

なお、無負荷時10mA程度の設計なので、

Option 3のBurst Modeに設定しています。

 

現在、GaN FETアンプの電源として、

CHN70のTLスピーカを出力、UMC202HDを入力として、

PCのYouTubeを音源としてエージングもかねて、

臨界モードPFCとともに使用して評価しています。

 

調整中に2次側をフロート、1次側を接地、NTCなしで、

立ち上げたところ、漏電遮断機が落ちてしまったので、

NTCを追加して、

2次側と1次側をインレットのアース端子に筐体内で接地して、

商用電源にはアースなしで接続しています。

 

無信号時のフロアノイズとしては、

ハードスイッチングのACアダプタとは異なり、

可聴帯域のノイズは、100Hz付近が少し盛り上がる程度です。

おそらく、AC100V入力のダイオードブリッジの逆回復ノイズと

PFCチョークの誘導ノイズだと思われます。

空中配線を変更するだけで、軽減できます。

 

これまでの、

300VAトロイダルトランスとコンデンサ・インプットSiC SBDの電源と比較しても、

100Hz付近のノイズは低減し、電源レールのレギュレーションは向上しているため、

D級アンプの電源としては、PFC+LLC電源が適していると思います。

高効率で低背のソフトスイッチング電源によるD級アンプの音は、

なかなかよいです。

 

 

 

LLC共振ハーフブリッジ・コンバータの基板設計

LLC共振ハーフブリッジ・コンバータの基板設計をまとめておきます。

 

まず、回路図です。

PFC入力のUCC256404のWEBENCHの回路図に基づいています。

 

次に、配線図です。

LLC用トランスの760895651が基板の大部分を占めます。

MOSFETは、IPA60R170CFD7

2次側整流ダイオードは、STPS30M100S

2次側オプトカプラ・ドライバは、LT4430,

デジタル・アイソレータに、Si8710AC-B-ISを想定しています。

 

 

基板上面のベタパターンです。

スイッチングノードが小さくなるように配置しています。

 

基板下面のベタパターンです。

パワーグランドとシグナルグランドを1点で分離しています。

 

1次側、2次側ともに部品数も少なく、

すっきり配置できています。

150W ZVS-PSFB 50V正負電源の基板設計

150W ZVS-PSFB 50V正負電源の基板設計です。

PFCプリレギュレータからDC 382Vで給電します。

 

トランスが大きくて100mmx80mmの基板サイズに収まらないので、

760895651にサイズダウンしました。

 

また、コントローラを載せるスペースがないため、

メイン基板とドーター基板の構成にしました。

 

メイン基板の回路図です。

メイン基板の配線図です。

メイン基板の部品面のベタパターンです。

1次側はDC 382Vなので、Isolateを1.524mmとしています。

メイン基板の半田面のベタパターンです。

 

LTC3722-1LTC1693、補助電源(12V)回路を載せるための

ドーター基板の回路図(60mmx40mm)です。

ドーター基板の配線図です。

ドーター基板の部品面のベタパターンです。

ドーター基板の半田面のベタパターンです。