LTspiceによる回路シミュレーション、EagleによるPCB設計、試作、EMSによる頒布まで
2N5551, 2N5401, TTC004B, TTA004B, TTC5200, TTA1943を用いた、LT1166による3段ダーリントン(Triple)BJTアンプの位相補償をまとめておきます。
こちらのリンクが参考になります。
良く使われる回路での高域特性限界: ４、フォロワ型アンプ出力段 （ﾀﾞｰﾘﾝﾄﾝの有無）
最終的な、LTSpiceによる回路図をしめします。
まず、ドミナントポールを決める入力および増幅段の差動増幅回路（LT1360, Av=27dB）のCMRRの補償容量を5pFにしてfc=88kHzとなります。
次に、フィードフォワードを決める積分回路(LT1363)をfc(1kΩ, 220pF)=720kHzとしています。この入力抵抗の値はVosに影響するようです。
最後にバイアス回路（LT1166)の補償容量を330pFとして、セカンドポールを26MHzとしています。
出力の位相余裕とゲイン余裕は次のようになります。
PM: 81deg@2.0MHz
GM: -16dB@14MHz
2N5551, 2N5401, TTC004B, TTA004B, TTC5200, TTA1943を用いた、LT1166による3段ダーリントン(Triple)BJTアンプの発振対策をまとめておきます。
まず、LTSpiceによる回路図をしめします。
以前はプリドライバ段、ドライバ段、パワー段に1Ωのベースストッパーを入れていましたが、最終的にパワー段にだけベースストッパーとして1Ωを入れています。
次に、電源レールのデカップリングとして、ドライバ段のコレクタにfc(1Ω, 0.1uF)=1.6MHz、プリドライバ段のコレクタに10Ωを入れています。
最後に、ベースコレクタゾーベルとして、fc(47Ω, 220pF)=15MHzをパワー段のベースコレクタ間に入れています。
ここで、プリドライバ段、ドライバ段、パワー段のfT(トランジション周波数)とCob（コレクタ出力容量）は以下のとおりです。
BJT(fT(MHz), Cob(pF)) =
2N5551(300, 6.0)
2N5401(400, 6.0)
TTC004B(100, 12)
TTA004B(100, 17)
TTC5200(30, 145)
TTA1943(30, 240)
コンプリメンタリBJTとはいっても、特性差は顕著で、パワー段のコレクタ出力容量が支配的になります。
以下に出力（パワー段のエミッタ抵抗の合流地点）の過渡解析によるFFTをしめします。
無信号時は-200dB以下のノイズフロアとなっています。
小信号入力時でもSNは120dBあります。
LT1166のクローズドループのユニティゲイン周波数が1.3MHz低度なので、このような折り返しノイズになるようです。
また、BJTの出力容量に起因するピークが顕著に現れます。
大信号入力時でもSNは120dBあります。
奇数次の高調波が顕著に現れます。
2N5551, 2N5401, TTC004B, TTA004B, TTC5200, TTA1943を用いた、LT1166による3段ダーリントン(Triple)BJTアンプの最適バイアス抵抗のまとめです。
まず、LTSpiceによる回路図をしめします。
結論としては、プリドライバ段およびドライバ段のクロスオーバー時の電流波形とピーク時のコレクタ損失で決定しています。
アイドル時のプリドライバ段のエミッタ抵抗は470Ω(5.2mA)、ドライバ段のエミッタ抵抗は220Ω(5.7mA)、パワー段のエミッタ抵抗を0.22Ω(91mA)としています。
最大出力時のプリドライバ段とドライバ段のエミッタ抵抗を流れる電流波形のディップがなめらかになっています。
エミッタ抵抗を大きくするとこのディップが深くなって、波形が乱れます。
最大出力次のプリドライバ段とドライバ段のコレクタ損失の波形です。
プリドライバ段は上下非対称の正弦波となります。
また、ドライバ段はパワー段と同様の出力時のピークが凹んだ半波状の波形となります。
2N5551, 2N5401, TTC004B, TTA004B, TTC5200, TTA1943を用いた、LT1166による3段ダーリントン(Triple)BJTアンプの最適バイアス抵抗をまとめておきます。
こちらのリンクが参考になります。
良く使われる回路での高域特性限界: ４、フォロワ型アンプ出力段 （ﾀﾞｰﾘﾝﾄﾝの有無）
まず、LTSpiceによる回路図をしめします。結論としては、プリドライバ段のエミッタ抵抗を680Ω(3.3mA)、ドライバ段のエミッタ抵抗を47Ω(12mA)、パワー段のエミッタ抵抗を0.22Ω(91mA)としています。
ドライバ段の値はパワー段を最大入力時に必要なベース電流(hfe=100)から決まってきます。
問題はプリドライバ段の最適値で、こちらは(R21={470, 680, 1k})として、シミュレーションで決定しています。アイドル時の出力点(D)の電圧のFFTを示します。
緑: 470, 青: 680, 赤: 1kですが、青は振動が収まっています。LT1166のゲイン交点は1.2MHz程度ですが、DC安定度にかなり影響が出ます。
実際、バイアス電流が不足すると4kHz程度にうなり（耳障りな発振音）が発生します。
2N5551, 2N5401, TTC004B, TTA004B, TTC5200, TTA1943を用いた、LT1166による3段ダーリントン(Triple)BJTアンプの位相補償をまとめておきます。
こちらのリンクが参考になります。
良く使われる回路での高域特性限界: ４、フォロワ型アンプ出力段 （ﾀﾞｰﾘﾝﾄﾝの有無）
まず、LTSpiceによる回路図をしめします。プリドライバ段のエミッタ抵抗を1kΩ(2.5mA)、ドライバ段のエミッタ抵抗を100Ω(12mA)、パワー段のエミッタ抵抗を0.22Ω(91mA)としています。
LT1166でパワー段のアイドル電流は制御していますが、プリドライバ段とドライバ段のアイドル電流で動作点が変わるようです。
さらに、位相補償として、R24(U2: フィードフォワードのフィードバック抵抗）を5.1kΩ、R5(U3: カレントソースドライブのフィードバック抵抗)を1.8kΩとしています。
1MHz-30MHzの直線性が改善しています。
また、寄生インダクタンスの影響を低減するため、プリドライバ段、ドライバ段、出力段はPCB上で、できるだけ近くに配置することが必要なようです。
2N5551, 2N5401, TTC004B, TTA004B, TTC5200, TTA1943を用いた、LT1166による3段ダーリントン(Triple)BJTアンプの発振対策をまとめておきます。
まず、LTSpiceによる回路図をしめします。プリドライバ段、ドライバ段、パワー段に1Ωのベースストッパーを入れています。
つぎにプリドライバ段とドライバ段のエミッタ抵抗を調整します。
パワー段のバイアス電流はLT1166で0.22Ωのエミッタ抵抗で、90.8mAに制御されます。
次に、パワー段のhfeを100倍程度として、ドライバ段のエミッタ抵抗を0.22x2x100=440~=470Ωに設定します。
最後に、プリドライバ段とドライバ段のベース電流がほぼ同じ値(43.1uAと41.0uA)になるように、プリドライバ段のエミッタ抵抗を47Ωに設定します。
これらのエミッター抵抗値では、プリドライバ段、ドライバ段、パワー段のコレクタ損失はそれぞれ、248mW, 1.29W, 4.35Wになります。
アイドル時のプリドライバ段のエミッタ抵抗=470Ωのパワー段の出力電圧の周波数特性です。発振は見られません
同様に、プリドライバ段のエミッタ抵抗=390Ωのパワー段の出力電圧の周波数特性です。こちらは発振が見られます。
最後に、プリドライバ段のエミッタ抵抗=510Ωのパワー段の出力電圧の周波数特性です。こちらも発振が見られます。
これらのシミュレーション結果から、3段ダーリントンのプリドライバ段とドライバ段のエミッタ抵抗の設定は、かなりシビアなことがわかります。
オープンデザイン・オーディオ 