LTspiceによる回路シミュレーション、EagleによるPCB設計、試作、EMSによる頒布まで
D級アンプで使用している絶縁型LLCコンバータでTL431とオプトカプラ(6N136, TLP559, TLP2304)を用いた回路の試作を行ったのでまとめておきます。
写真中央下部のSOIC８の変換基板がTLP2304でその右側のTO-92がTL431です。
オプトカプラも種類がいろいろありますが、ここではLLCコンバータがfsw=100kHzなので、1MbpsのオープンドレインのPhoto IC(UCC256404のRVCC=13Vで駆動）を選択しています。
同じ定数で、TLP2304, TLP559, 6N136が問題なく動作しました。プロパゲーションディレイと入力容量がそれぞれ異なるので、理論的には電源のトランジェントに影響があるはずですが、D級アンプの出力の聴感で判断するのは難しいと思います。
なお、東芝の6N136, TLP559は生産終了予定となっています。
また、オプトカプラの経年劣化(CTRの低下）が問題になる場合は、Si87xx(Si8710CC, Si8710CD)を選択しますが、現在のところ半導体不足の影響で入手困難です。
自励発振式のD級アンプにおける2回路オペアンプの積分回路でのノイズ密度の評価をまとめておきます。
こちらの資料を参考にしています。
プロットしたオペアンプは以下の9種です。
Rs,opが1MΩを超えるJFET入力オペアンプ(LT1057, ADA4001-2, OPA2134)は1MΩの軸上にプロットしています。
また、基準となる積分回路の信号源抵抗は2.7k||56k=2.6kΩ, ジョンソン・ノイズ6.4nVrtHzとして、プロットしています。
実際のD級アンプで試した積分器に適したオペアンプの中で、低ノイズ設計に適したオペアンプは、LM4562, ADA4075-2, OPA2227, AD8672, LT1113となるようです。
自励発振式のD級アンプにおける2回路オペアンプ（積分回路と減算回路）のVs=+-5Vでの音質への影響をまとめておきます。
比較対象のオペアンプは以下の11種です。
比較表のデータシートの値(GB積、スルーレート、オープンループゲイン、CMRR, PSRR, 入力オフセット電圧および温度ドリフト、消費電流）はVs=+-15V, Vcm=0V, Ta=25degCのTypicalでまとめています。
実際の動作条件はVs=+-5Vで、回路構成としては積分回路（LPF）と減算回路(比例制御)で利用しています。
また、実際のD級アンプに実装した際の出力電圧のオフセットの実測値(L, R）から算出した絶対値の平均でソートしています。
積分精度への影響が大きい、オープンループゲインとオフセットのよいオペアンプを選択していますが、実際の回路での電圧オフセットの実測値は、必ずしもデータシートの値とは比例しないようです。
D級アンプの電圧オフセットの実測値がよいオペアンプは、OPA2227, ADA4001-2, ADA4075-2, AD8672でした。
絶縁型LLCコンバータなどで2次側の電圧を1次側にフィードバックするためのTL431とオプトカプラの位相補償をまとめておきます。
以下の資料が参考になります。
The TL431 in the Control of Switching Power Supplies
The TL431 in a Modified Type 2 Configuration
DC-DC Converters Feedback and Control
Modeling and Loop Compensation Design of Switching Mode Power Supplies
Demystifying Type II and Type III Compensators Using Op-Amp and OTA for DC/DC Converters
The TL431 in the Control of Switching Power Suppliesからスライドを引用します。
絶縁型DC-DCコンバータ用ICのデータシートや、アプリケーションノート、設計ツールでもTL431とOptocouplerの位相補償についてはほとんど触れていないので、設計に際しては基礎的なところから理解しておくことが必要です。
制御と回路の基礎知識があれば順を追って理解できる資料だと思いますが、いかがでしょうか。
絶縁型LLCコンバータなどで2次側の電圧を1次側にフィードバックするためのTL431とオプトカプラ(MOC207)による回路をまとめておきます。
以下の資料が参考になります。
Shunt Regulator Design Procedures for Secondary Feedback Loop in Isolated Converter
Setting the Shunt Voltage on an Adjustable Shunt Regulator
Compensation Design With TL431 for UCC28600
まず、LTspiceによる回路図と過渡応答を示します。
設計手順としては以下の通りです。
2次側はフォトダイオードのローサイドにシャントレギュレータを配置する構成になります。
1次側はコントローラのFBピンの仕様に応じてオープンコレクタ出力をエミッタ共通かコレクタ共通の構成になります。
電圧モードの自励発振式D級アンプの積分回路に使用するオペアンプをコンパレータ（シュミットトリガ）として動作させると、使用できないオペアンプもあるので設計上の考慮事項をまとめておきます。
こちらのリンクが参考になります。
オペアンプをコンパレータとして構成する場合の考慮事項：
例としてLT1213のデータシートから図表を引用します。
まず、等価回路図で差動入力クランプ・ダイオードがないことを確認します。-INがQ1のベースに、+INがQ2のベースに直結されていて、クランプダイオードがありません。
次に、入力同相モード電圧は、V+-1.5VからV-の範囲にすべきと記載があります。
過負荷回復時間に関しては、伝播遅延は17ns、オーバードライブ電圧に対するコンパレータの応答時間の変化も載っています。
アプリケーション波形としては、Vs=+-5Vにおいて、オーバードライブが+-50-10mVの矩形波の入力（緑）に対して、+-280mVの三角波（赤）を1.8V/usのスルーレートで出力して、無信号時は自励発振しています。
結論として、差動入力クランプ・ダイオードがないことの確認、入力同相モード電圧範囲、スルーレートに注意が必要となります。
また、高精度オペアンプはクランプダイオードを実装しているものが多いようです。
自励発振式のD級アンプにおける2回路オペアンプ（積分回路と減算回路）のVs=+-5Vでの音質への影響をまとめておきます。
比較対象のオペアンプは以下の8つです。
比較表のデータシートの値(GB積、スルーレート、オープンループゲイン、入力オフセット電圧および温度ドリフト、電圧ノイズ密度(10Hz)、消費電流）はVs=+-15V, Vcm=0V, Ta=25degCのTypicalでまとめています。
実際の動作条件はVs=+-5Vで、回路構成としては積分回路（LPF）と減算回路(比例制御)で利用しています。
また、実際のD級アンプに実装した際の出力電圧のオフセットの実測値をL, Rおよび絶対値の平均もまとめています。
最後に、オペアンプの実売価格を参考としてあげています。
パラメータの選定に関して、D級アンプ全体の音質への影響としては低周波での積分回路におけるオープンループゲイン、入力電圧オフセット、電圧ノイズ密度が支配的と考えています。また、入力電圧オフセットの温度ドリフトおよび温度上昇に影響する消費電流も変動要素として支配的と考えています。
結論として、これら8つのオペアンプで音質的に大きな変化がある回路ではないですが、それでも実際の聴感で判別できる程度の差異はあります。
傾向と特徴をあげておきます。
電流モード自励発振式D級アンプについてまとめておきます。
こちらを参考にしています。
グリーン・エレクトロニクス No.7 D級パワー・アンプの回路設計
まず、2つの方式のLTspiceでのシミュレーションをあげておきます。
電流モード自励発振式の回路をオペアンプ(LT1213)と電流検出アンプ(LT1995), コンパレータ(LT1713), ゲートドライバ(Si8244)で構成しています。LPFのインダクタが積分器（電圧を時間で積分すると電流）となっています。電流検出アンプのゲインとコンパレータのヒステリシスので自励発信周波数が調整可能です。差動アンプによる比例制御と積分回路による積分制御で二重の制御ループになっています。
積分回路でノイズシェーピングを掛けています。自励発振周波数は1.3MHzです。
ゲインは23dBとなります。
UCDのLTP（差動増幅回路）によるディスクリートの回路図です。LPFのインダクタの出力電圧に位相補償を掛けて、LTPにフィードバックしています。LTPで入力とLPFインダクタ出力の三角波を差動合成して得た矩形波で直接MOSFETを駆動しています。
自励発振周波数は347kHzとなっています。
ゲインは19dBとなっています。
D級アンプの場合、入力信号を線形増幅していない（積分回路で時間情報に変換（サンプリング）して、PWMで出力を合成している）ので、オーディオ用途の場合、オペアンプの特性としてはDCゲインと出力オフセットが支配的になります。
また、LPFのインダクタの電流検出を利用すれば、位相遅れ自体は一次系となるため、出力電圧の周波数特性の制御は比較的容易です。
AB級アンプとは必要な要素技術が大きく異なる（増幅回路というよりもアナログ・サンプリングとPWMによる制御付き電源回路）ところに注意が必要です。
MOSFETの寄生発振条件をまとめておきます。
こちらのアプリケーションノートが参考になります。
例として次の2つのMOSFETを取り上げます。
まず、アプリケーションノートの図2.21を引用しておきます。
アプリケーションノートの式(12）が発振条件で、
gm >= (Cgs/Cds)/R3
となって、R3(ドレイン・ソース間等価抵抗)はRg(ゲート抵抗）に反比例となっています。
具体的な数値例を挙げておきます。
IRF200B21: gfs=13S, Ciss=790pF, Coss=62pF, Crss=21pF
gm=gfs=13, Cgs/Cds=(Ciss-Crss)/(Coss-Crss)=(790-62)/(62-21)=18.8
IRFP250N: gfs=17S, Ciss=2159p, Coss=315p, Crss=83p,
gm=17, Cgs/Cds=(2159-83)/(315-83)=8.95
となって、仮にR3=1Ωとした場合、IRF200B21は発振条件を満たしませんが、IRFP250Nは発振条件を満たすことがわかります。
実際のD級アンプの設計では、ゲート抵抗の値とデッドタイムは出力LPFのインダクタに依存するため、発振しない十分大きなゲート抵抗値でデッドタイムを決定する形になります。
IRF200B211によるD級アンプを施策しました。
設計のポイントなどをまとめておきます。
電圧モードの自励発振でPSRRを向上、電流モードのフィードバックで周波数特性を改善、バランス入力とCMCフィルタによる出力でCMRRを向上させています。
なお、アバランシェ耐量に関しては、こちらのリンクが参考になります。
半導体（8）―― MOSFETのアバランシェ耐量の使い方（I）
半導体（9）―― MOSFETのアバランシェ耐量の使い方（II）
D級アンプのスイッチング素子としては、スイッチング時のスパイク(dv/dt, di/dt)が小さいことが大事になります。特性値としてはQgとQrrが小さいものが一つの目安になります。
積分回路(2次CRハイパス・フィルタ)の定数としては、C1=1000p, R1=3.3k, C2=1000p, R2=10T(FETオペアンプの入力抵抗)として、セカンドポールを48kHzに設定しています。
DCリンクの定数としては、1000p, 0Ωとしています。
スイッチングノードのスナバ回路は除去して、出力のZobelフィルタもCMCフィルタで置き換えています。
音の方ですが、PFC＋LLCのコモンモードノイズの影響を排除して、高能率のスピーカーでも無音時のノイズは聞こえません。対策前の状況とは大違いです。
CHR70のバスレフで評価していますが、キックの太さからシンバルのアタックまでかなりよい感じです。ベースラインも明瞭に聞き取れます。
ヒートシンクも冷たいままで、アイドル時の損失は1W程度なので省エネです。
オープンデザイン・オーディオ 