ブートストラップ回路の最適設計

ブートストラップ回路の最適設計をまとめておきます。

 

こちらのアプリケーション・レポートが参考になります。

Bootstrap Circuitry Selection for Half-Bridge Configurations

 

ここでの設計課題は、ブートストラップ・ダイオードの選定です。

SBD(STPS2150)とFRD(STTH1R02)のどちらが最適かを検討します。

 

ハーフブリッジ・ドライバをSi8244,

ブートストラップ抵抗を1 Ohm,

ブートストラップ・コンデンサの容量を1uF,

バイパス・コンデンサの容量を10uFとして、

電源レールが+-48V、

スイッチング周波数が1MHzのD級 GaN FET(TPH3206PS)アンプの

アイドル時の様子を

LTspiceでシミュレーションしてみます。

 

まず、逆回復電流の過渡解析です。

SBDはほとんど発生しません。

FRDは-100mAほど発生します。

 

つぎに、出力電圧のノイズフロアのFFTです。

SBDは-97dBです。

FRDは-82dBです。

 

結論として、高速D級アンプでは、

ブートストラップ・ダイオードの選択によって、

ノイズレベルに大きな違いがでます。

 

トランスリニアバイアス回路とLT1166

トランスリニアバイアス回路についてまとめておきます。

 

LT1166 – パワー出力段自動バイアス・システム

トランス・リニア・バイアスによるパワーアンプ

黒田式トランスリニア・バイアス回路の起源?

 

LT1166のデータシートから引用します。

乗算器の動作

 

図2にLT1166内部の電流乗算器回路と、

出力トランジスタとの関連性を示します。

LT1166の電源電圧VT(トップ)とVB(ボトム)は、

パワー・デバイスの所要“オン”電圧によって設定されます。

また、基準電流IREFで、VBE7とVBE8が一定電圧に設定されます。

この電圧はQ9とQ10のエミッタ・ベース間の電圧で、

Q7とQ8のエミッタ部分の1/10になります。

この電流乗算器に対応する式は、以下のとおりです。

VBE7+VBE8=VBE9+VBE10

あるいは、電流に関しては、以下のとおりです。

(IC9)(IC10)=(IREF)2/100=一定

IC9とIC10の積は一定です。

これらの電流はミラーされ、

内部オペアンプ・ペアの(+)入力の電圧を設定します。

オペアンプの帰還によって(-)入力の電圧が等しくなり、

これらの電圧はパワー・デバイスと直列に接続されるセンス抵抗に現れます。

パワー・デバイスの2つの電流の積は一定で、

一方が増加すると他方が減少します。

Q9とQ10は対数特性に優れているため、

10倍単位の電流変動においてもこの関係が維持されます。

Q7とQ8の全電流は実際には、

IREFとシャント・レギュレータの小さな誤差電流の和になります。

高い出力電流条件では、レギュレータからの誤差電流は減少します。

レギュレータによって流れる電流も減少し、

パワー・デバイスをドライブするのに必要なだけVTまたはVBを上昇させることができます。

 

トランスリニアバイアス回路は、

原理的に電流積が一定なので、

バイアス電流が0にはなりません。

(バイアス電流が0になると電流積が0になってしまい、一定にならない)

 

LT1166によるトランスリニアバイアス回路の実装は、

ソース抵抗(エミッタ抵抗)を

バイアス電流の検出抵抗として利用しているため、

エミッタ抵抗レスの構成にするには、

他の電流検出方法を検討する必要があります。

 

D級アンプの出力段:スイッチングノードとLPF

D級アンプの出力段は、通常、

MOSFET、コイル、コンデンサで構成されます。

 

特に重要なのが、

スイッチングノードとLPFの構成です。

まず、スイッチング素子としてはMOSFETを通常、用いますが、

どのような特性を重視すべきでしょうか?

 

結論としては、ゲート電荷(Qg)と出力容量(Coss)になります。

オーディオ用途としては、D級アンプの効率は十分高いため、

オン抵抗はそれほど問題になりません。

音質(サンプリング精度)に直接、影響する、

高速なスイッチングのためには、

ゲート電荷と出力容量が小さい方が有利です。

 

また、電源のバイパスコンデンサには、

大容量で低ESRのスイッチング用途の

電解コンデンサが通常、用いられます。

 

LPFのコイルとコンデンサは、

スピーカーを駆動するために、

電流定格が十分大きなものが必要になります。

D級パワーアンプの実態としては、

1MHz程度のサンプリング周波数により

オーディオ信号でPWM変調する

スイッチング電源に、

スピーカーケーブルがアンテナになって妨害電波をまき散らしたり、

搬送波などの高調波でツイーターを飛ばさないように、

EMI対策として

スピーカー駆動用のLPFがついた

構成になります。

 

ヘッドホン用のソリューションなどには、

LPFのない構成もありますが、

専用のコントローラICが必要になります。

 

D級アンプの積分器と比較器

D級アンプは、音声信号を積分器と比較器でPWM信号にAD変換して、

ゲートドライバとハーフブリッジでPWM信号を電源レールまで増幅して、

LPFでDA変換しています。

 

自励式の場合、通常、ハーフブリッジの出力をフィードバックすることで、

シグマデルタ型のADコンバータを構成します。

積分器のフィルター構成で、1次もしくは2次の

ノイズシェーピングを構成します。

 

積分器は通常、オペアンプで構成しますが、

どのような特性が重要でしょうか?

結論から言うと、

DCゲインとオフセット電圧、

GB積とスルーレートになります。

AD変換の対象となるオーディオ信号の帯域は、

20Hz-20kHzなので、

DCゲインが大きくないと、

低域での積分器(LPF)の直線性が確保できません。

 

オフセット電圧が大きいと、

比較器での変換精度が確保できません。

GB積とスルーレートが低いと、

十分なオーバーサンプリングができません。

比較器は、プロパゲーションディレイが小さく

スイッチングおよびセトリング時間が高速で、

通常、グランドがリファレンスになるため、

電源変動が小さい方がよい低消費電力のものが適しています。

文字通り、サンプリング精度すなわち音質に直結します。

 

D級アンプのゲート抵抗とブートストラップ

D級アンプのスイッチングノードは通常Nch MOSFETによるハーフブリッジ構成を取るため、

ローサイド(負の電源レール基準)とハイサイド(正の電源レール基準)の

MOSFETのゲート電圧の基準が異なるので、

それぞれに電源が必要になります。

 

通常、ハイサイドはブートストラップ回路(RCDによるフローティング電源)

を利用します。

 

動作としては、ローサイドがオンになっているときに、

ローサイド用の電源からコンデンサを充電して、

ハイサイドがオンになっているときは、

ダイオードでハイサイドからの逆流を防いでコンデンサから放電して、

ハイサイドのゲート駆動電流を供給する形になります。

 

この充電時と放電時に

ブートストラップ抵抗とゲート抵抗も関連するため、

注意が必要です。

 

また、オーディオ用途で、正負電源の構成にする場合、

ハイサイドの起動時の電圧がローサイドよりも高いため、

自励式では、ローサイドからオンするかどうか不明なので、

正側の電源レールから、抵抗とツェナーダイオードなどで、

ブートストラップ・コンデンサに初期電圧を与える必要があります。

 

オーディオ用途の場合、

ブートストラップダイオードの定格は、

耐圧(電源レール間の電圧およびハードスイッチングに伴うサージ電圧)と

スイッチング時間(デッドタイムに近い値)、

充電電流(抵抗と容量、スイッチング時間に依存)に注意が必要です。

 

D級アンプのデッドタイムとZVS

D級アンプの出力は通常、

Nch MOSFETによるハーフブリッジ(トーテムポール)が用いられます。

フルブリッジは、ハーフブリッジを2つ用いるので、

構成要素としては、ハーフブリッジに還元されます。

 

ハーフブリッジの上下のMOSFETのゲートをPWMで制御しますが、

現実の回路や素子にはプロパゲーションディレイや、

非線形性があるため、上下の素子が同時にオンになって、

貫通電流が発生しないように、

適切なデッドタイムが必要になります。

 

では、最適なデッドタイムはどのように設計すべきでしょうか?

 

よくあるD級アンプの解説では、

出力波形が理想的な矩形波に近づくように、

できるだけデッドタイムは小さい方がよい

としているものが見受けられます。

 

この場合、MOSFETのスイッチング時間

(ライズタイム+ターンオンディレイ、フォールタイム+ターンオフディレイなど)に、

安全係数(ゲートドライバのプロパゲーションディレイやディレイマッチング、温度係数など)

を掛けた最小値になります。

 

でも、実際、そうでしょうか?

 

オーディオ用途のD級アンプでは、

ハーフブリッジの先にLPFのコイルがあります。

そのため、スイッチングの際(デッドタイム期間)には、

MOSFETの出力容量(Coss)とLPFのコイルの間で、

共振が発生します。

 

なので、ソフトスイッチング(ZVS)を前提にする設計では、

矩形波のように垂直な電源レール間の遷移を伴う波形ではなく、

 

正弦波をレール間に縦に引き延ばしてクリップさせたような波形になります。

この場合、出力容量とコイルのインダクタンスおよび発振周波数によりますが、

デッドタイムも47-200ns程度まで、

かなり長くなります。

 

デッドタイムが大きくなると、

クロスオーバー歪みが増えると思いますか?

 

実際には共振波形は連続なので、増えません。

また、ZVSなので、

スイッチングノイズも極小です。

パンピング現象も極小になります。

なぜなら、共振エネルギーを上下のスイッチ間とコイルで、

保存する形になるので。

 

オーディオ用途であれば、

いいことずくめのようです。

 

オーディオ用途のD級アンプでは、

スイッチングノードの波形忠実度は無意味です。

なぜなら、最終的な出力は、LPF通過後の波形になるからです。

 

需要なのは、PWMのデューティサイクルに応じた、

電圧時間積の比率の精度になるからです。

 

しかしながら、スイッチングノード出力の

電圧時間積の時間はPWMで直接制御していますが、

電源電圧の制御は、自励式と他励式で大きく異なります。

 

自励発振式は電源電圧の変動を含んだスイッチングノードの

電圧波形が搬送波そのもので、

直接、積分器の入力にフィードバックするため、

十分なPSRRが簡単に得られます。

 

ところが、他励式は通常、搬送波は無帰還なので、

PSRRが原理的には0dBとなります。

というわけで、

電源側でレギュレータなどを用いて、

電源変動を抑える必要があります。

 

いずれにしても、

理論モデルやシミュレーションモデルと

現実の回路の振る舞いをよく検討した上で、

必要十分な寄生要素を含めた

適切な設計をする必要があります。

 

 

 

 

コンプリメンタリ素子がない場合の回路構成

これまで、LT1166によるSiC MOSFET AB級アンプや

ADP1074のローサイド・アクティブクランプ回路のハイサイド化など、

Pch MOSFETが入手できないために

Nch MOSFETだけで構成する回路設計への変更が必要な場面がいくつかありました。

 

その際のアプローチをまとめておきます。

 

まず、基本的な回路構成要素として、

位相反転、レベルシフト、絶縁の3つが基本となります。

まず、Nch 素子をPch素子に置き換えると、

駆動信号を反転させる必要があります。

位相反転回路としては、

オープンコレクタもしくは

オープンドレイン出力が簡単です。

次に、ゲートドライブがローサイドからハイサイドになる場合、

レベルシフト(LTC4446など)もしくは

絶縁型のドライバ(ADuM4120-1Bなど)が必要になります。

 

また、ハイサイドの電源として、

ブートストラップ回路も必要になります。

 

実装面積が問題にならない場合や、

受動素子で構成したい場合は、

パルストランスも利用できます。

その他フォトカプラなどもありますが、

デジタルアイソレータや、

絶縁機能を内蔵したコントローラ、

ゲートドライバを使う方が、

設計が簡単です。

 

IRS2092がSiC/GaN D級アンプに使いにくい理由

D級アンプのソリューションとしてポピュラーなIRS2092ですが、

高速SiC/GaN FETディバイス(C3M0280090D, TPH3206PSBなど)に適用しようとすると、

使いにくい点があるので、まとめておきます。

 

まず、動作周波数が800kHzまでというのが、ネックになります。

高速ディバイスを用いて自励発振式で単純に回路を組むと、

容易に1MHzを超えてしまうため、

実回路では対策をしないと動作しません。

 

Si8244は8MHzまで動作します。

 

実際の設計では、スイッチング周波数が2MHzを超えると、

表皮効果によって、スイッチングノードの発熱が大きくなって、

PCBのトレースが2Ozの基板でも焦げてしまうので、

注意が必要です。

 

また、スナバ回路(DCリンク、スイッチングノード、Zobelなど)の

抵抗の発熱も無視できなくなってきます。

 

つぎに、デッドタイムの設定値が4段階(25/40/65/105ns)

しか設定できない点です。

Si8244は0.4nsから1usまで、抵抗値の系列もしくは

ポテンショメータで無段階で設定できます。

 

実際の設計では、

デッドタイムはZVSを達成するために、

スイッチングディバイスに合わせてきめ細かく設定する必要があります。

 

最後に、
自励発振周波数を下げるためには、

プロパゲーションディレイを大きくするのが簡単ですが、

IRS2092はモノリシック構成で、

OTA(エラーアンプ・積分器)、

コンパレータ、

ゲートドライバ(IRS20957S)が

一体となっているため、

積分器の抵抗値とデッドタイムで調整するしかありません。

 

なお、IRS2092のリファレンス・デザインとして、

IRAUDAP7D

が参考になります。

 

これに対して、

ディスクリート(ADA4001-2, LT1713, Si8244など)構成では、

電流モードなど、

多重の状態フィードバックループを含めた対応がとれます。

なお、IRS20957Sによるディスクリート構成のリファレンス・デザインとして、

IRAUDAMP4A

IRAUDAMP6

が参考になります。

 

3レベルPWM D級アンプの試作

3レベルPWM D級アンプを試作しました。

 

主要ディバイスは、

制御用にADA4001-2,

三角波生成用にLT6275,

電流検出にLT1995,

コンパレータにLT1713,

PWMドライバにSi8244,

出力段のSiC MOSFETにC3M0280090D

をそれぞれ使用しています。

 

肝心の音は、

エージングが進んでいる段階ですが、

リファレンスモニタに用いているS-300

ロックコンサートのライブ音源を聴く限り、

自然な感じで色づけのない感じです。

 

ハーフブリッジのGaN電流モードD級アンプとの比較になりますが、

もはやこのレベルになると、

フルブリッジやハーフブリッジなどの

回路方式による音質の違いというのはほとんど感じられません。

 

400Wの出力が必要でない限り回路規模が大きくなるので、

100Wまでならハーフブリッジの電流モードD級アンプで

十分なのかもしれません。