500W フルブリッジPS-ZVSコンバータの回路設計

LTC3722-1 同期整流式デュアル・モード位相変調フルブリッジ・コントローラによる

500W フルブリッジコンバータの回路設計をまとめておきます。

 

LTspiceの回路図です。

LTspiceの過渡解析です。

緑:正側出力電圧(+50V)、青:正側CMC電流(5A負荷)

 

ほとんど、

500W フルブリッジ・コンバータの回路設計

と同じで、

コントローラおよび周辺回路の変更と

共振用のインダクタを追加するだけです。

 

以前、PFC、カレントセンストランス、パルストランスで設計したものを、

倍電圧整流、電流検出抵抗、絶縁型ゲートドライバに置き換えた形になっています。

250W ZVS-PSFB 50V正負電源の設計

 

 

 

 

D級アンプの原理:回路と電源の考察

D級アンプの原理に関して、回路と電源に関する考察をまとめておきます。

 

日本語のまとまった参考資料としては、以下のものをあげておきます。

トランジスタ技術2008年3月号 特集:高効率パワー・アンプの作り方

トランジスタ技術2003年8月号 特集:ディジタル・アンプ誕生

グリーンエレクトロニクス No.7 D級パワー・アンプの回路設計

グリーンエレクトロニクス No.1 高効率・低雑音の電源回路設計

 

まず、ここでは増幅方式の原理として、

D級アンプをオーディオ信号で出力素子のデューティサイクルを

PWM制御するスイッチング方式のアンプと定義します。

 

また、比較のために、
AB級アンプは、オーディオ信号で出力素子のトランスコンダクタンスを

線形制御する方式のアンプと定義します。

なので、ここでのD級アンプは、

スイッチングノードの電圧に関しては2値もしくは3値ですが、

デューティサイクルに関しては連続なPWMを仮定しているので、

分類としてはアナログアンプ(連続時間の増幅器)です。

一般的には、

オーディオ入力信号をサンプリングしてPWM信号を生成してスイッチングノードを制御し、

スイッチングノードの離散電圧をLPFで復調して連続電圧を取り出します。

 

この点に関しては、

AB級アンプは、

連続時間かつ連続電圧のアナログアンプです。

入力から出力まで一貫してアナログ制御の構成が一般的です。

 

次に、D級アンプのサンプリングに関連して、

自励発振式と他励発振式の比較がよくされています。

 

これに関しては、実際に制作してみるとわかりますが、

他励発振式はPSRRが原理的には0dBなので、

通常のコンデンサインプット式の電源では、

100Hz/120Hzの商用電源の整流リップルノイズが

そのまま聞こえます。

なので、オーディオアンプとしては、

電源に対策を施さないと、

そのままでは実用になりません。

 

一方で、自励発振式はPSRRに優れているため、

電源を選びませんが、

サンプリング周期が信号振幅に応じて変動するのと、

電源のパンピング現象が短所とされています。

 

これも実際に制作してみたところ、

自励発振式におけるサンプリング周期の変動は、

無信号時に1MHzを超えるレベルの回路が容易に達成できて、

ノイズシェーピングを適用できるので、

実質的な音質への影響は限定的です。

 

電源のパンピング現象は、

他励式と同様に電源で対策を行うか、

フルブリッジ構成にするのが一般的ですが、

フルブリッジ構成にすると、

他励式(外部クロックとの同期を含む)となってしまうため、

元の木阿弥です。

 

従って、D級アンプでは、

増幅器と電源を一体のものとして設計する必要があります。

 

増幅器のフィードバック制御としては、

電流モードの構成をとれば、

LPFの変動も制御できるため、

設計次第です。

 

また、電源の対策としては、

リニア電源にレギュレータを導入するか、

電源自体をフルブリッジ構成にするのが一般的のようです。

 

一方で、

最近は同期整流(ダイオード整流と違い、回生電流を逆流できる)が

容易に構成できるので、

スイッチング電源で対応する方が容易と思われます。

 

ただし、

オーディオアンプは連続での定格出力は実使用時には発生しないので、

設計のポイントは大きく異なります。

クレストファクタを考慮したトランスの巻き線設計、

アクティブクランプもしくはフェーズシフトフルブリッジ(PSFB)によるZVS、

軽負荷モード(パルススキッピング)による安定性の確保、

などが重要になってきます。

 

というわけで、これまでの設計や試作を踏まえると、

自励発振式とスイッチング電源で適切なD級アンプの設計というのが、

音質とコストパフォーマンスも含めて妥当という結論です。

 

正負両電源に最適なカップルド・インダクタ

トランジスタ技術 2003年8月号 特集:ディジタル・アンプ誕生

第6章 出力電圧の精度と電源容量の決め方がポイント!
ディジタル・アンプ用電源回路の設計 :本田 潤   見本PDF 252Kバイト

Appendix
実際のディジタル・アンプ用スイッチング電源 :大和 一夫/狩野 ラワジフ

を読んでいて以下の記述を見つけました(p. 190)。

正負両電源に最適なカップルド・インダクタ

●軽負荷になると出力電圧が上昇する

>コイル電流のゼロ区間が生じることが原因

●対策はコイルに電流を流し続けること

>コイル電流にゼロ区間が生じる回路のコイルと、

コイル電流が流れ続ける回路のコイルとで、

コアを共有すると電流が連続的になります。

>>さて、D級出力段の電源は、

正負の出力回路のうち、

どちらか一方は必ず電流が流れているはずです。

となれば、カップルド・インダクタが

ディジタル・アンプ用電源に適していることは

自明の理ですね。

 

というわけで、LTSpiceで効果を検証してみました。

 

まず、LTC3722-1によるZVS-PSFBの

CTトランス(760895451)による正負両電源に、

カップルド・インダクタ(744844470)を適用した回路です。

センタータップによる両電源構成なので、

正負の電流の向きを考慮して、

カップルド・インダクタ(コモンモード・チョーク)を

平滑コンデンサの前に接続します。

 

次に、軽負荷(1kΩ, 100V(+-50V), 0.1A, 10W)時の

結合係数1の場合と0の場合における、

出力電圧(緑)とチョークコイルの電流(青)の

過渡解析による比較です

結合あり

結合なし

 

最後に重負荷((33Ω, 100V(+-50V), 3A, 300W)時の場合です。

結合あり

結合なし

 

興味深いことに結合ありの時は、

インダクタ電流の振幅(リップル)が小さくなって、

最大出力電圧が増大するようです。

 

磁気回路は奥が深いですね。

表皮効果と音の焦点の関係

オーディオパワーアンプは通常、ライン入力ケーブル、スピーカー出力ケーブル、電源ケーブルの

3つのケーブルで接続します。

これら3つのケーブルのどれを変えても音が変わる経験は誰もが認めていることだと思います。

では、どのような現象としてケーブルによる音の変化は説明できるのでしょうか?

 

まず、基本的な情報として以下のリンクを参照します。

音の焦点(基本中の基本)

表皮効果

Wire Gauge Chart and Current Limits Including Skin Depth and Strength

 

まず、スピーカー出力ケーブルでよく使われる

AWG16やAWG18の銅単線のAC電力伝送による表皮付近の最大周波数は11kHz, 17kHzなので、

オーディオ帯域にかかっていることがわかります。

 

表皮付近ということは、導線表面のメッキの影響や、隣接する導線の電磁的影響も受けることになります。

また、線間容量や被覆材料との容量も周波数特性には影響します。

 

また、電力伝送に伴う相互インダクタンスによる導線や被覆材料の機械的振動も影響します。

実際、ピエゾ効果による音鳴きや接地の有無による電源経路の影響(シングルエンド/BTL、グランドループ)などなど、

既知の現象はたくさんあります。

 

というわけで、ここまで考えれば、ケーブルによって音が変わらない方が不思議なくらいです。

つまり、オーディオケーブルはオーディオ信号で変調されるLCRフィルターというのが現実的モデルになります。

なので、音の焦点の変化とは、ケーブルの長さ(主にR)を変えることによって、フィルター(ケーブル)の周波数特性を調整していると考えられます。

 

結論としては、現実的なオーディオ用途のケーブルはエフェクターに他ならないということになります。

 

つまり、高価な素材や加工法に頼らなくても、

基本的な素材やコンストラクションの組み合わせで十分実用的な性能が得られると考えられます。

ケーブルに限らず、価格は音の善し悪しで決まっているわけではありません。

150W ZVS-PSFB 50V正負電源の基板設計

150W ZVS-PSFB 50V正負電源の基板設計です。

PFCプリレギュレータからDC 382Vで給電します。

 

トランスが大きくて100mmx80mmの基板サイズに収まらないので、

760895651にサイズダウンしました。

 

また、コントローラを載せるスペースがないため、

メイン基板とドーター基板の構成にしました。

 

メイン基板の回路図です。

メイン基板の配線図です。

メイン基板の部品面のベタパターンです。

1次側はDC 382Vなので、Isolateを1.524mmとしています。

メイン基板の半田面のベタパターンです。

 

LTC3722-1LTC1693、補助電源(12V)回路を載せるための

ドーター基板の回路図(60mmx40mm)です。

ドーター基板の配線図です。

ドーター基板の部品面のベタパターンです。

ドーター基板の半田面のベタパターンです。

 

LT1249によるPFCの基板設計

LT1249によるPFCの基板設計をまとめておきます。

LTC3722-1によるZVS-PSFB正負電源のプリレギュレータ

(商用電源(AC 100-230V)からバス電源(DC 382V))として使用します。

 

回路はLT1249のデータシートのものとほぼ同じです。

主要部品としては、

リングコアチョークにB82615B2602M001

スイッチングMOSFETにIPA60R280CFD7

整流ダイオードにSTTH8S06FP

を選択しています。

 

部品の配置はこんな感じになりました。

 

部品面のベタパターンです。

 

半田面のベタパターンです。

 

部品数が少ないので、比較的簡単ですが、

高電圧ノードとスイッチングノードに気をつける必要があります。

 

 

250W ZVS-PSFB 50V正負電源のループ補償

250W ZVS-PSFB 50V正負電源のループ補償の設計手順をまとめておきます。

資料としては、以下のデータシートやアプリケーションノートが参考になります。

Application Note 149 Modeling and Loop Compensation Design of Switching Mode Power Supplies

LT8311 Synchronous RectifierController with Opto-Coupler Driver for Forward Converters

LTC3722-1/LTC3722-2 同期整流式デュアル・モード位相変調フルブリッジ・コントローラ

LT4430 2次側オプトカプラ・ドライバ

HCPL-4506/J456/0466, HCNW4506 Intelligent Power Module and Gate Drive Interface Optocouplers

HCPL-4506 Digital/Analog Optocoupler SPICE Model

5KV LED EMULATOR INPUT, OPEN COLLECTOROUTPUT ISOLATORS

Digital Isolator Evolution Drives Optocoupler Replacement

AN681 USING THE Si87XX FAMILY OF DIGITAL ISOLATORS

AN729 REPLACING TRADITIONAL OPTOCOUPLERSWITH Si87XXDIGITAL ISOLATORS

 

まず、帰還ループのトポロジーです。

LT4430のデータシートの図6aを参照します。

この図のPRIMARY-SIDE ERROR AMPはLTC3722-1のエラーアンプに、

オプトカプラはHCPL-4506もしくはSi8710Aに対応します。

LT4430のデータシートの図5から

R1, R2は出力電圧から簡単に決まります。

ここでは、Vout=100V, R1=200k, R2=1.2kとします。

 

次にRc, Rdは、LT8311 Figure 16, 17を参考に決定します。

 

LTC3722-1ブロック図とエラーアンプの特性値です。

LT4430のブロック図とエラーアンプおよびオプトドライバの特性値です。

AN681よりSi8710のブロック図と電流制限抵抗(Rf)の計算式です。

AN729よりSi8710A/Bの伝達特性とグレード別の最適電流(If)です。

 

LT8311のOpto-Coupler Design Guidanceに従うと、

Step 1:

LTC3722-1のエラーアンプはユニティゲイン構成なので、R1=R2とみなします。

Step 2:

LTC3722-1のエラーアンプはVref=1.2V, Vc_low=Vol=0.18Vとなります。

Vx_max=1.2*2-0.18*1=2.04V

Step 3:

AN729よりSi8710Aの場合、Iopto_out_high=3.0mAとします。

またRc=Reとみなして、

Rc=Re=2.04V/3.0mA=680 Ohm

Step 4:

Si8710Aの場合CTR_min=1とします。

If_high=3.0mA/1=3.0mA

Step 5:

Vopto(max)=Opto Driver Output Swing High=Vin -1.05=5.1-1.05=4.05V

Si8710Aの場合Rd=Rf, Vopto(max)=Vf, If_high=Ifなので、

Rd=Rf=(4.05V-2.0V)/3.0mA=680 Ohm

 

次に、Type IIループ補償の設計パラメータとして、

Cc, Ck, C1を除いて単純化し、

R3, C2, C3を決定します。

 

AN149の

Modeling New Power Stage with Closed Current Loop

Loop Compensation Design of a Current Mode Converter

Design Type II Compensation Network of Voltage-Loop ITH Error Amplifier

にしたがいます。

C2=Cthp, C3=Cth, R3=Rth,

fs=160kHz, fc=fs/6=26.7kHz,

LT4430のブロック図から入力抵抗2k Ohm,

Opto Driver –3dB Bandwidth=600kHz

なので、

エラーアンプのゲインカーブから、

gm=10(20dB@600kHz)として、

C2=Cthp=220pF, C3=Cth=1uF,

R3=Rth=10*2k=20k Ohm, Ro=1Meg Ohmとすると

fp0=1/(2*3.14*1uF*1Meg Ohm)=0.159Hz

fz1=1/(2*3.14*20k Ohm*1uF)=7.96Hz

fp2=1/(2*3.14*20k Ohm*220pF)=36.2kHz

 

最後に過渡応答をLT Spiceで確認してみます。

LT4430とHCPL-4506でループ補償を行っています。

1k Ohmの負荷抵抗での起動時の過渡応答です。

緑が出力電圧(Vout),

青が出力インダクタ電流(Il),

赤がLTC3722-1のエラーアンプ出力(Vcomp)です。

まず、電源起動後に急速にデューティー比が大きくなって、

突入電流が立ち上がります。

続いて、インダクタ電流がCCMで減衰していきます。

最後に、出力電圧が+50V(目標正レール電圧)に到達すると、

スムーズにインダクタ電流がDCMに移行しています。

出力電圧が定常状態になって、

出力電流が急速に減少する際にも、

エラーアンプ出力もアンダーシュートがないことが確認できました。

 

250W ZVS-PSFB 50V正負電源の設計

LTC3722-1 同期整流式デュアル・モード位相変調フルブリッジ・コントローラ

による250W ZVS-PSFB 50V正負電源を設計します。

その他、参考になる資料もあげておきます。

AN_201709_PL52_027: 800 W ZVS phase shift full bridge evaluation board

TND379N-D: Half-Bridge Drivers A Transformer or an All-Silicon Drive?

グリーン・エレクトロニクス No.1: 高効率・低雑音の電源回路設計

 

LT Spiceによるシミュレーション回路をあげておきます。

出力電圧の過渡応答はこのようになりました。

 

主な構成要素:

メイントランス(760895751)はLLC共振用のもので、

一次側は、PFC(LT1249)を想定した382Vの入力およびリークインダクタンスによるZVS-PSFBとしています。

二次側は、センタータップとダイオード(STPS20120D)整流およびLC平滑による正負電源としています。

また、補助巻線からダイオードブリッジとドロッパ(LT1086-12)で12Vの電源としています。

 

絶縁にはCT(CST25-0050), PT(1002C), オプトカプラドライバ(LT4430), オプトカプラ(MOC207)を用いています。

 

ZVS-PSFBコントローラ(LTC3722-1)のロジックレベルの出力を

ゲートドライバ(LTC1693-1)とPTで

左右それぞれのハーフブリッジのMOSFET(IPA60R280CFD7)を+-12Vで差動駆動しています。

 

PSFBとZVS-BTLの関係

これまでPSFB-ZVSによるClass Dアンプの設計を進めてきましたが、

PSFBをD-FlipflopとXORで実装すると、

PWM入力が分周されてしまうため、

アナログ回路ではフィードバックが困難なことがわかってきました。

 

理解を深めるために、

PSFBとFB-PWMのスライドを

Power Converter Topology Trends

から引用します。

PSFBでは、

左右のハーフブリッジのゲート信号をPhase Shiftして、

オーバラップすることで、

赤の期間(Freewheel)を生成して、

ソフトスイッチしていることがわかります。

 

一方、

このオーバラップをデッドタイムで置き換えると、

通常のFull Bridge(BTL)に相当することがわかります。

つまり、ZVS-BTLではデッドタイムが

実質的なFreewheel期間になっています。

 

BTLは、PSFBのように論理回路(D-Flipflop, XOR)を用いずに、

コンパレータのコンプリメンタリ出力で左右の

ブリッジをドライブする形で簡単に実装でき、

プロパゲーションディレイもハーフブリッジ構成と変わりません。

 

また、

ZVSのためには、

デッドタイムを細かく調整できるゲートドライバが必要です。

 

PSFB-ZVS D級アンプの基板設計

PSFB-ZVS D級アンプの基板設計を行いました。

IRFI4019H-117Pのピン配置が独特なのと

フルブリッジなのでゲートドライバ(Si8244)とインダクタ、コンデンサも2つずつあるため、

配線の引き回しがかなり複雑です。

また、

にならってLPFを構成したので、
DCリンクのコンデンサも増えています。

配線はこんな感じです。

表はこんな感じです。

裏はこんな感じです。

 

最大出力は400Wを越えるため、

電源と出力のパターン幅を確保するのが大変です。