400W BTL自励式D級アンプの設計

LTC1992-1による400W BTL自励式D級アンプの設計をまとめておきます。

ゲイン20倍のハーフブリッジ自励式D級アンプ(100W)2chを平衡入力できるように完全差動アンプ(LTC1992-1)で駆動するだけです。

400W BTL自励式D級アンプの回路図
400W BTL自励式D級アンプの過渡解析の結果(緑:出力電圧、青:出力コモンモード電圧、赤:出力)
1.4V 10kHz 正弦波入力時の出力電圧のFFT

2つのレッグの互いに反転された矩形波がクロックになるので、3レベルPWMになるようです。

広告

D級アンプのデメリット解消と音質改善

D級オーディオパワーアンプにおけるデメリットの解消方法と音質改善につてまとめておきます。

以下のリンクが参考になります。

アプリケーションノート 3977 D級アンプ:基本動作と開発動向

ZVS自励発振式電流モードD級アンプ

最初に、一般的なD級オーディオパワーアンプの設計課題をあげておきます。

  1. PSRRの向上
  2. 周波数特性の向上
  3. スイッチングノイズ対策(EMI)の向上

まず、PSRRの向上に関しては、スイッチングノード(プリフィルタ)のフィードバックが必要です。

実際の設計としては、電圧モードの自励発振式(ΣΔ変調)での対応が容易です。

次に、周波数特性の向上に関しては、ポストフィルタのフィードバックが必要です。

実際の設計としては、電流モード(インダクタ電流検出)の他励式として状態フィードバックによるPI制御での対応が容易です。

最後にEMIの向上に関しては、ZVS、CMC、スペクトラム拡散(自励発振式のPDM)での対応が容易です。

BTLであれば、フィルタレス変調方式(3レベルPWM)もありますが、より複雑になります。

最近の薄型テレビやスマートフォンなどはICによるD級アンプですが、音質に不満はありません。

また、試作したZVS自励発振式電流モードD級アンプの音質も、電源からトータルで回路設計を詰めたので、十分な基本性能(SNR, 周波数特性)に到達しています。

スペックで評価できない動的な聴感としては、トリオジャズのベース、ピアノ、キック、ブラシ、シンバル、ミュージシャンのハミングがUSBインタフェース(DAC)のヘッドホン出力で聴くよりもリアルにスピーカー(8cm/38cm)で音楽を体感できます。

3レベルPWM D級アンプの試作

3レベルPWM D級アンプを試作しました。

 

主要ディバイスは、

制御用にADA4001-2,

三角波生成用にLT6275,

電流検出にLT1995,

コンパレータにLT1713,

PWMドライバにSi8244,

出力段のSiC MOSFETにC3M0280090D

をそれぞれ使用しています。

 

肝心の音は、

エージングが進んでいる段階ですが、

リファレンスモニタに用いているS-300

ロックコンサートのライブ音源を聴く限り、

自然な感じで色づけのない感じです。

 

ハーフブリッジのGaN電流モードD級アンプとの比較になりますが、

もはやこのレベルになると、

フルブリッジやハーフブリッジなどの

回路方式による音質の違いというのはほとんど感じられません。

 

400Wの出力が必要でない限り回路規模が大きくなるので、

100Wまでならハーフブリッジの電流モードD級アンプで

十分なのかもしれません。

 

3レベルPWM D級アンプのPSRR改善その2

3レベルPWMD級アンプのPSRRを向上するために、

搬送波に電源変動のフィードバックをかける方法を

こちらの回路でその後いくつか試した結果、

このような搬送波生成回路への電源変動フィードバック回路にたどり着きました。

回路のトポロジーとしては、

シュミットトリガ回路の矩形波から三角波を生成している積分器に、

3レベルPWMの出力(BTLスイッチングノード差動出力)と、

電源レールの中点電位(電源レールの対称的な変動を相殺した後の残差)を

フィードバックする形をとります。

 

つぎに、過渡解析の結果を示します。

緑が3レベルPWMのフィードバック(PSA)、

青が電源レールの中点電位のフィードバック(PSB)、

赤がフィードバックを受けた三角波(TW)です。

 

意味合いとしては、電源レールの電圧変動の振幅と中心を

フィードバックしていることになります。

 

これで、正弦波の入力振幅電圧によりますが、

LTSpiceのシミュレーションでは、

3レベルPWMアンプの出力のTHD20が

0.1V正弦波入力時で0.18%から0.13%、

1.5V正弦波入力時で0.34%から0.27%にそれぞれ下がります。

 

2回路のオペアンプが追加で必要になりますが、

PSRRが重要で電源の安定化ができない、もしくは、

したくない場合には、

有効なアプローチだと思われます。

 

3レベルPWM D級アンプの基板設計の改良

3レベルPWM D級アンプの基板設計の改良です。

回路図は定数と部品(電流検出抵抗、LPFのMLCCなど)を

若干変変更しています。

配線図です。

制御部を左側に集めて、電力変換部を右側に集めています。

基板上面のベタパターンです。

BTLなので、電力変換部のグランドを局所化して、

電源レールの取り回しを工夫しています。

また、

スイッチングノードやスナバ回路を局所化しています。

主に左から、制御部電源(-5V, +5V),

ハーフブリッジドライバ電源(+15V(-50V基準)),

パワーグランド(0V)です。

基板下面のベタパターンです。

主に、左から、アナロググランド(0V)、

ハーフブリッジドライバグランド(-50V)、

電源レール(+-50V)です。

フルブリッジ構成で、

制御部のICが10個になるなど、

部品点数が多いので、

レイアウトするだけでも、

なかなか大変です。

 

3レベルPWM D級アンプのPSRR改善

過去記事の

3レベルPWM D級アンプの回路設計

に対して、

他励式BTL D級アンプのPSRRを向上してゲイン歪みを低減するために、

電源レールの電圧を変調器にフィードバックするとどうなるか?

という興味深いコメントをいただいたので、

いろいろ調べてみました。

 

Bob CordellのDesigning Audio Power Amplifiersの第1版(すでに第2版がでていますが)の

Part 6 Class D Amplifiers

29 Class D Design Issues

29.4 Power Supply Rejection

P. 576 Power Supply Feedback to the Triangle Generator

にもこのアプローチは簡単に触れられています。

 

また、D級アンプの基礎的な理解のために以下の記事も参考にしています。

トランジスタ技術 2003年8月号 p.179-186, 第6章 ディジタル・アンプ用電源回路の設計

トランジスタ技術 2008年3月号 p.113-119, 第2章 アナログ信号をH/L信号に変換する「PWM」

D級パワー・アンプの回路設計 p.37-50, 第5章 デッド・タイムと高調波ひずみとPSRR

 

さて、まずはLTspiceの回路図です。

3-Level PWM D級BTLアンプの三角波生成回路(変調器)

(LT1358によるシュミットトリガ回路と積分回路による非安定マルチバイブレータ)に対して、

正負電源レールからの電圧を加算回路でシュミットトリガ回路にフィードバックをかけています。

 

1.5V 20kHz 正弦波入力時の過渡解析のシミュレーション結果です。

青(+50V), 赤(-50V)の電源レールをレベルシフトした波形(0.5V程度の電圧降下と出力振幅に応じた矩形波が重畳している)、

水色(加算回路の出力(ゲイン4.7倍)、灰色(変調器出力(電源レールの変動が加算された三角波(+-2.5V, 480kHz))、

ピンク(入力)、緑(出力(ゲイン40倍)/30)です。

 

結果としては、

電源変動のフィードバックをかける前のTHD20=0.44%,

電源変動のフィードバックをかけた後のTHD20=0.37%です。

16%のTHD20の改善が得られました。

 

 

 

 

C3M0280090DによるD級BTL SiC MOSFETアンプの基板設計

EAGLEによるC3M0280090DによるD級BTL SiC MOSFETアンプの基板設計です。

2つのDC-DCコンバータ(DPBW03G-05, SPBW03G-15)と10個のオペアンプICを盛り込むため、

80x100mmの実装面積としては限界です。

2つのインダクタ(7G17B-220)と電解コンデンサ(ZLH 1,000uF)も場所を取るため、

8Aを流す為のトレース幅の確保も大変です。

熱損失は効率90%と仮定すると、500W出力で50Wなので、

ヒートシンクはそれほど大きくなくても大丈夫です。

上面のベタパターンです。

下面のベタパターンです。

C3M0280090DによるD級BTL SiC MOSFETアンプの回路設計

Wolfspeed(CREE)のC3M0280090Dによる3レベルPWMアンプを設計します。

ゲートドライバはSi8244, コンパレータはLT1016,

電流検出アンプはLT1995,  電流状態制御と搬送波生成はLT1364,

電圧状態制御とPI制御はLT1498を用います。

DC-DCコンバーターはDPBW03G-05SPBW03G-15を用います。

 

LT SPICEシミュレーションの回路図を示します。

搬送波周波数は738kHzですが、上下独立しているため実効的な周波数は2倍になります。

デッドタイムは47nsにしています。クロスオーバー歪みが生じないように十分小さくします。

ゲインは32dB(Av=40)となっています。

 

+-1.5V, 10kHz矩形波入力時の過渡解析の結果を示します。

LPFの影響を電流状態制御でフィードバックしているため、

オーバーシュートが小さくなります。

FFTの結果を示します。

ノイズフロアは-45dBとなります。

奇数次の高調波だけが見える形になっています。

1.5MHz付近に搬送波のスペクトルが見えます。

 

電力変換部(LT1016, Si8244, C3M0280090D)のゲインと無駄時間要素の

ラプラス素子とパデ近似による線形平均近似モデルを示します。

BTLなので、差動増幅になっています。

 

周波数解析の結果を示します。

帯域はDC-31kHz(-3db)となります。

LPFの影響による30kHz付近のゲインの増大が補正されています。

DC結合アンプなので、低域までフラットです。

ゲイン交差周波数は90kHz、位相余裕は-80deg(積分器の影響で90deg遅れている)

となります。

 

回路規模は大きくなりますが、

効率がよいため出力500Wでも熱損失は問題になりません。

電流制限と電圧制限を制御部で行っているため、

保護回路は内包しています。

 

3レベルPWM D級アンプの回路設計

フルブリッジD級アンプの方式を調べていて、3レベルPWMを見つけました。

D級パワー・アンプの回路設計

3-level PWM vs 2-level PWM

 

回路の動作を理解するために、LT SPICEでシミュレーションしてみました。

LT1058でPI制御と電圧および電流状態制御を行っています。

LT1057で電圧センシング、LT6106で電流センシングを行っています。

LT1364で400kHz,+-3Vの三角波を生成しています。

過電流制御はウィンドウコンパレータ(LM393)で行っています。

 

20kHz, +-1Vの矩形波入力時の過渡応答です。

PWM変調の波形を見ると、三角波の頂点に対して上下左右対称にフェーズシフトしている様子がわかります。

デッドタイムはZVSになるように調整しているので、常にソフトスイッチングすることになります。

 

20kHz,+-0, 0.25, 0.5, 1Vの正弦波入力時の過渡応答です。

フルブリッジなので、電源電圧の2倍までの振幅が得られます。

他励式なので、スイッチング周波数は一定です。

 

FFTで周波数領域を見てみます。

20kHzと400kHzに入力(正弦波)と搬送波(三角波)のスペクトルがたっていて、

高調波も確認できます。

スイッチング周波数は等価的に2倍になり、変調ノイズ成分も出力電圧に比例するため、

ローノイズです。