正負電源のラッチダウン

3端子レギュレータで正負電源を構成するときは、

ラッチダウン防止のためにSBDを保護回路として入れるように、

データシートに記述があるので認識していましたが、

同期整流で正負電源を構成するときも必要になるようです。

 

実際、フォワードコンバータによる正負電源の起動時に、

耐圧の異なる同期整流用のMOSFETが

フォワード用とフリーホイール用のいずれも、

正側だけ飛んでしまったので、

ラッチダウンと判断しています。

 

というわけで、正負電源のラッチダウンに関する資料をまとめておきます。

電源回路のトラブル事例と対策

三端子レギュレータについて

リニアレギュレータの逆電圧保護

アプリケーションノート YDSV500シリーズの原理と応用 非絶縁DC-DCコンバータ

300Wアクティブクランプ・フォワードコンバータの基板設計

300Wアクティブクランプ・フォワードコンバータの基板設計をまとめておきます。

なお、同期整流用のMOSFETドライバをLTC4446に、

MOSFETをIPA105N15N3に変更しています。

 

EAGLEの回路図はこちらです。

基板のレイアウトはこちらです。

基板上面のベタパターンはこちらです。

基板下面のベタパターンはこちらです。

同期整流のための4つのMOSFETと

2つのMOSFETドライバの配置スペースが必要になるので、

基板上側に1次側、基板下側に2次側を配置しています。

また、ADP1074のPGOOD端子にはプルアップ抵抗とLEDをつないでいます。

あと、IRFP240IRFP9240は基板上側に配置しています。

 

300Wアクティブクランプ・フォワードコンバータの回路設計

300Wアクティブクランプ・フォワードコンバータの回路設計

をまとめておきます。

D級アンプ用に、入力AC100V, 出力DC+-50Vの正負電源を構成します。

 

フォワード・コントローラに

ADP1074

絶縁型ゲートドライバに

ADuM4120-1A

フォワードコンバータの

Nch MOSFETに

IRFP240

アクティブクランプの

Pch MOSFETに

IRFP9240

同期整流用のNch MOSFETに

IPA086N10N3

をそれぞれ用いています。

 

LTspiceによる回路図を示します。

ADP1074の2次側のグランドを-50Vにして、

+50Vの同期整流用のMOSFETを

ADuM4120-1Aで駆動しています。

 

起動時の過渡解析の結果を示します。

緑がDC+50V、青がDC-50Vの出力です。

アクティブクランプなので、

RCDスナバの抵抗の発熱の問題はなく、

プッシュプルと違って、

1次側のMOSFETの耐圧も入力電圧を基準にすればよいのですが、

スイッチングに伴うサージ耐量だけが気になります。

 

150W ZVS-PSFB 50V正負電源の基板設計

150W ZVS-PSFB 50V正負電源の基板設計です。

PFCプリレギュレータからDC 382Vで給電します。

 

トランスが大きくて100mmx80mmの基板サイズに収まらないので、

760895651にサイズダウンしました。

 

また、コントローラを載せるスペースがないため、

メイン基板とドーター基板の構成にしました。

 

メイン基板の回路図です。

メイン基板の配線図です。

メイン基板の部品面のベタパターンです。

1次側はDC 382Vなので、Isolateを1.524mmとしています。

メイン基板の半田面のベタパターンです。

 

LTC3722-1LTC1693、補助電源(12V)回路を載せるための

ドーター基板の回路図(60mmx40mm)です。

ドーター基板の配線図です。

ドーター基板の部品面のベタパターンです。

ドーター基板の半田面のベタパターンです。

 

LT1249によるPFCの基板設計

LT1249によるPFCの基板設計をまとめておきます。

LTC3722-1によるZVS-PSFB正負電源のプリレギュレータ

(商用電源(AC 100-230V)からバス電源(DC 382V))として使用します。

 

回路はLT1249のデータシートのものとほぼ同じです。

主要部品としては、

リングコアチョークにB82615B2602M001

スイッチングMOSFETにIPA60R280CFD7

整流ダイオードにSTTH8S06FP

を選択しています。

 

部品の配置はこんな感じになりました。

 

部品面のベタパターンです。

 

半田面のベタパターンです。

 

部品数が少ないので、比較的簡単ですが、

高電圧ノードとスイッチングノードに気をつける必要があります。

 

 

250W ZVS-PSFB 50V正負電源のループ補償

250W ZVS-PSFB 50V正負電源のループ補償の設計手順をまとめておきます。

資料としては、以下のデータシートやアプリケーションノートが参考になります。

Application Note 149 Modeling and Loop Compensation Design of Switching Mode Power Supplies

LT8311 Synchronous RectifierController with Opto-Coupler Driver for Forward Converters

LTC3722-1/LTC3722-2 同期整流式デュアル・モード位相変調フルブリッジ・コントローラ

LT4430 2次側オプトカプラ・ドライバ

HCPL-4506/J456/0466, HCNW4506 Intelligent Power Module and Gate Drive Interface Optocouplers

HCPL-4506 Digital/Analog Optocoupler SPICE Model

5KV LED EMULATOR INPUT, OPEN COLLECTOROUTPUT ISOLATORS

Digital Isolator Evolution Drives Optocoupler Replacement

AN681 USING THE Si87XX FAMILY OF DIGITAL ISOLATORS

AN729 REPLACING TRADITIONAL OPTOCOUPLERSWITH Si87XXDIGITAL ISOLATORS

 

まず、帰還ループのトポロジーです。

LT4430のデータシートの図6aを参照します。

この図のPRIMARY-SIDE ERROR AMPはLTC3722-1のエラーアンプに、

オプトカプラはHCPL-4506もしくはSi8710Aに対応します。

LT4430のデータシートの図5から

R1, R2は出力電圧から簡単に決まります。

ここでは、Vout=100V, R1=200k, R2=1.2kとします。

 

次にRc, Rdは、LT8311 Figure 16, 17を参考に決定します。

 

LTC3722-1ブロック図とエラーアンプの特性値です。

LT4430のブロック図とエラーアンプおよびオプトドライバの特性値です。

AN681よりSi8710のブロック図と電流制限抵抗(Rf)の計算式です。

AN729よりSi8710A/Bの伝達特性とグレード別の最適電流(If)です。

 

LT8311のOpto-Coupler Design Guidanceに従うと、

Step 1:

LTC3722-1のエラーアンプはユニティゲイン構成なので、R1=R2とみなします。

Step 2:

LTC3722-1のエラーアンプはVref=1.2V, Vc_low=Vol=0.18Vとなります。

Vx_max=1.2*2-0.18*1=2.04V

Step 3:

AN729よりSi8710Aの場合、Iopto_out_high=3.0mAとします。

またRc=Reとみなして、

Rc=Re=2.04V/3.0mA=680 Ohm

Step 4:

Si8710Aの場合CTR_min=1とします。

If_high=3.0mA/1=3.0mA

Step 5:

Vopto(max)=Opto Driver Output Swing High=Vin -1.05=5.1-1.05=4.05V

Si8710Aの場合Rd=Rf, Vopto(max)=Vf, If_high=Ifなので、

Rd=Rf=(4.05V-2.0V)/3.0mA=680 Ohm

 

次に、Type IIループ補償の設計パラメータとして、

Cc, Ck, C1を除いて単純化し、

R3, C2, C3を決定します。

 

AN149の

Modeling New Power Stage with Closed Current Loop

Loop Compensation Design of a Current Mode Converter

Design Type II Compensation Network of Voltage-Loop ITH Error Amplifier

にしたがいます。

C2=Cthp, C3=Cth, R3=Rth,

fs=160kHz, fc=fs/6=26.7kHz,

LT4430のブロック図から入力抵抗2k Ohm,

Opto Driver –3dB Bandwidth=600kHz

なので、

エラーアンプのゲインカーブから、

gm=10(20dB@600kHz)として、

C2=Cthp=220pF, C3=Cth=1uF,

R3=Rth=10*2k=20k Ohm, Ro=1Meg Ohmとすると

fp0=1/(2*3.14*1uF*1Meg Ohm)=0.159Hz

fz1=1/(2*3.14*20k Ohm*1uF)=7.96Hz

fp2=1/(2*3.14*20k Ohm*220pF)=36.2kHz

 

最後に過渡応答をLT Spiceで確認してみます。

LT4430とHCPL-4506でループ補償を行っています。

1k Ohmの負荷抵抗での起動時の過渡応答です。

緑が出力電圧(Vout),

青が出力インダクタ電流(Il),

赤がLTC3722-1のエラーアンプ出力(Vcomp)です。

まず、電源起動後に急速にデューティー比が大きくなって、

突入電流が立ち上がります。

続いて、インダクタ電流がCCMで減衰していきます。

最後に、出力電圧が+50V(目標正レール電圧)に到達すると、

スムーズにインダクタ電流がDCMに移行しています。

出力電圧が定常状態になって、

出力電流が急速に減少する際にも、

エラーアンプ出力もアンダーシュートがないことが確認できました。

 

250W ZVS-PSFB 50V正負電源の設計

LTC3722-1 同期整流式デュアル・モード位相変調フルブリッジ・コントローラ

による250W ZVS-PSFB 50V正負電源を設計します。

その他、参考になる資料もあげておきます。

AN_201709_PL52_027: 800 W ZVS phase shift full bridge evaluation board

TND379N-D: Half-Bridge Drivers A Transformer or an All-Silicon Drive?

グリーン・エレクトロニクス No.1: 高効率・低雑音の電源回路設計

 

LT Spiceによるシミュレーション回路をあげておきます。

出力電圧の過渡応答はこのようになりました。

 

主な構成要素:

メイントランス(760895751)はLLC共振用のもので、

一次側は、PFC(LT1249)を想定した382Vの入力およびリークインダクタンスによるZVS-PSFBとしています。

二次側は、センタータップとダイオード(STPS20120D)整流およびLC平滑による正負電源としています。

また、補助巻線からダイオードブリッジとドロッパ(LT1086-12)で12Vの電源としています。

 

絶縁にはCT(CST25-0050), PT(1002C), オプトカプラドライバ(LT4430), オプトカプラ(MOC207)を用いています。

 

ZVS-PSFBコントローラ(LTC3722-1)のロジックレベルの出力を

ゲートドライバ(LTC1693-1)とPTで

左右それぞれのハーフブリッジのMOSFET(IPA60R280CFD7)を+-12Vで差動駆動しています。

 

PFCによる電源効率とリップルの改善

商用電源を入力とするトロイダルトランス、

ダイオードブリッジおよび平滑コンデンサによる電源構成は、

半坡整流後の電流が100/120Hzでパルス状に平滑コンデンサに流入するため、

力率の低さとリップルが問題になります。

 

また、電源ICのソリューションはたくさんありますが、

入力電圧や出力電流の制約で、

出力100-500Wのオーディオパワーアンプに適用するための

組み合わせは限られます。

 

そこで、ここではまず、

主電源としてPFC(Power Factor Correction, 力率補正)を利用する

+-50V, 100Vを生成するAC/DCコンバータ(LT3798, LT1249)を設計します。

 

また、補助電源として15V, +-5Vの電圧を生成する

DC/DCコンバータ(LT8304, LTC3260)もあわせて設計します

 

まず、+-50Vの正負電源は、

LT3798(アクティブPFC機能を備えたオプトカプラ不要の絶縁型フライバック・コントローラ)

をAC35VからDC50Vへの絶縁型フライバックコンバータとして、

正負独立に使用して構成します。

LT Spiceによるシミュレーション回路はこちら。

過渡解析の結果はこちら。

 

次にD級BTLアンプ(オーディオ信号変調によるバックコンバータ)用の100Vの電源は、

LT1249(Power Factor Controller)をAC35VからDC100Vへのブーストコンバータとして、

左右独立に使用して構成します。

LT Spiceによるシミュレーション回路はこちら。

過渡解析の結果はこちら。

 

次に、D級アンプのゲートドライバ用の15Vの電源は、

LT8304(150V/2Aスイッチを内蔵したオプトカプラ不要の

100V入力マイクロパワー絶縁型フライバック・コンバータ)を

100-50Vから15Vへの降圧DC/DCコンバータとして構成します。

LT Spiceによるシミュレーション回路はこちら。

過渡解析の結果はこちら。

 

最後に、D級アンプの制御回路用の+-5Vの電源は、

LTC3260(低ノイズの2電源反転型チャージ・ポンプ)

でLDOを使用する構成(15Vから+-5V)にします。

LT Spiceによるシミュレーション回路はこちら。

過渡解析の結果はこちら。

 

1000VA理想ダイオード正負電源の設計

400W SiC BTL Class D PS-ZVSアンプ用の1000VA理想ダイオード正負電源を設計します。

主要コンポーネント:

トロイダルトランス 92344-P2S2

理想ダイオード・ブリッジ・コントローラ LT4320

MOSFET STF140N6F7

NTC B57364S0509M0

 

参考資料:

Zero-Voltage Switching Full-Bridge Converter: Operation, FOM, and Guidelines for MOSFET Selection

LTspiceを使った回路設計手法 5. MOS-FETの定数設定詳細

LTspice VDMOSのパラメータ

データシートに基づくトロイダルトランスのSPICEモデル作成

300VAトロイダルトランスの突入電流対策と理想ダイオード正負電源の試作

 

まず、STF140N6F7のVDMOSモデルを作成します。

最終的にこのようなモデルとしました。

.MODEL STF140N6F7 VDMOS (NCHAN
+mfg=ST Vds=60 Ron=3.5m Qg=55n
+VTO=4 KP=32.5 subthres=1e-7 mtriode=1 LAMBDA=0
+CGS=2907p CGDMIN=96.5p CGDMAX=1763p a=1
+CJO=1357p M=0.5 VJ=1.0
+RG=56.6 RDS=6e6 RS=3.5m RD=0.0m IS=1e-14 N=1.0)

ゲートチャージの確認

出力特性の確認

 

トロイダルトランスのパラメータ:

Primary:44.2 mH, 0.55 Ohm

Secondary: 5.82 mH, 0.0677 Ohm

K: 0.996

 

PSUの出力の確認

 

データシートに基づくトロイダルトランスのSPICEモデル作成

トロイダルトランスの電源投入時や短絡時の突入電流の評価を

SPICEシミュレーションするために、

モデルパラメータをデータシートから作成する方法を検討します。

 

nuvotem Toroidal Transformer, 300VA, 115Vx2, 35Vx2(RS Part No. 257-5231)をターゲットにします。

 

LT SPICEにおけるトランスのモデルはこちらの記事のように複数のインダクター(L)と結合定数(K)で定義できます。

LTspice: Simple Steps for Simulating Transformers

 

また、インダクターのパラメータとしては、インダクタンスと直列抵抗が必要です。

トランスのデータシートには、直列抵抗(Primary 2.4Ω, Secondary 0.3010Ω)は載っていますが、

インダクタンスは載っていないため、パラメータの推定が必要です。

 

トロイダルコイルのモデルはこちらを参照します。

第2章 トランスフォーマーの基礎

2-1 インダクタンスの基礎

(c) トロイダルコイル

図2-3 トロイダルコイル

式(2.1.9)に、

データシートから読み取れる寸法(a=40mm(推定), b=58mm, 2r=115-40=75mm、

コアを鉄と仮定した透磁率(μ0μ=6.3xE-3)、

仮定の巻き数(N=100)をそれぞれ代入すると、

L=(6.3xE-3×100^2x40xE-3x58xE-3)/(75xE-3×3.14)=620mHとなります。

一方、Lは電圧の自乗(Primary 115V, Secondary(No Load) 37.88V)に比例するので、

Lp=115^2=13225xConst(mH)

Ls=37.88^2=1435xConst(mH)

 

また、L=2x(Lp+Ls)なので、

Const=620/(2x(13225+1435))=2.11E-2となります。

したがって、

Lp=13225×2.11E-2=279 mH

Ls=1435×2.11E-2=30.3 mH

となります。

 

結合係数(K)は、

鉄損(1.59W)が無負荷時の2次側定格(2×37.88[V]x4.286[A]=324.7[W])に生じるとして、

K=1-1.59/324.7=0.995

となります。

 

結局、トランスの場合、

インダクタンスは1次側と2次側の比率が重要なので、

大体でよい場合は、

1次側電圧、2次側電圧をそれぞれ自乗して

100mH程度のオーダーになるようにスケールすれば十分です。