共鳴管方式スピーカーエンクロージャーの設計

共鳴管方式スピーカーエンクロージャーの設計をまとめておきます。

こちらのリンクが参考になります。

回路シミュレーションによる音響管方式キャビネットの解析

気柱共鳴を利用した吸音体に関する基礎的研究

気柱共鳴を利用した吸音体に関する基礎的研究(その2)円筒吸音体の直径が吸音力に及ぼす影響

気柱共鳴を利用した吸音体に関する基礎的研究(その3)角筒吸音体の断面形状が吸音力に及ぼす影響

ターゲットとしてCHR120の周波数特性とインピーダンス特性をデータシートより引用します。

CHR120の周波数特性とインピーダンス特性

設計目標としては、fc=100HzのLPFをTLSエンクロージャーで達成することとします。

また、気柱共鳴を利用した吸音体に関する基礎的研究からまとめを引用しておきます。

気柱共鳴を利用した吸音体の吸音力、及び開口部周辺の粒子速度分布を測定し、以下のことを明らかにした。

  1. 吸音体の材質が吸音力に及ぼす影響は小さい。
  2. 吸音体の開口部に負荷する抵抗材の流れ抵抗によって吸音力は変化する。
  3. 吸音体を室内中央に配置した場合に比べ、壁際に配置した場合に吸音力は大きくなる。
  4. 抵抗材を付加する開口部を上向きとして開放空間に向けた場合に比べ、下向きとして床面に近接させた場合に、吸音力および開口部周辺の粒子速度レベルは大きくなる。

直径が異なる円筒型共鳴器の吸音力を測定した結果、円筒の内径を大きくし、共鳴器の開口部、および付加する流れ抵抗材の面積を増大させることで吸音力のピーク値が上昇するものの、その増加量は面積の増加分を下回ることが確認された。これは円筒の内径が長くなり開口面積が大きくなると開口部のインピーダンスレベルが不均一となることが原因と考えられる。円筒型共鳴器に抵抗材を付加して粒子速度を効率よく抑制される際、単位開口面積当たりの吸音力の観点からは適切な大きさの円筒の選定が必要となる。

気柱共鳴を利用した角筒吸音体の断面形状と、側面の制震の有無を条件として、その吸音力および共鳴時の角筒近傍における粒子速度分布を測定することで、以下の知見を得た。

  1. 角筒断面の辺長比が1:1であれば、同じ長さ、断面積の円筒型吸音体と同様の吸音力特性が得られるが、辺長比が大きくなると、吸音力がピークとなる周波数は変化する。
  2. 角筒断面の辺長比が大きくなると、長辺側の側面において、気柱の共鳴周波数付近の振動が生じるようになる。また、角筒開口部の粒子速度レベルの周波数特性が変化する。
  3. 角筒吸音体の吸音力特性は、開口部の粒子速度レベルの周波数特性と良く対応する。
  4. 角筒側面の振動を十分に抑制することで、開口部の粒子速度レベルおよび吸音力の周波数特性が変化し、辺長比1:1における角筒吸音体と同様の特性になる。すなわち、気柱共鳴を利用した角筒吸音体は扁平な断面形状であっても、側面を十分に剛性の高い素材で構成することや、制震処置を施すことで、意図した周波数における吸音効果を期待できる。

これらの知見から、複数の扁平な角筒で構成されるTLSエンクロージャーでも適切な側面の吸音材と開口部の大きさおよび形状(整流)により周波数特性を制御できることがわかります。

また、ATLを構成する要素技術(波型スポンジによる吸音および開口部における整流)も容易に理解できます。

一方で、TQWTの開口部の大きさの変化やファイバーウールなどの吸音材による粒子速度の変化が与える影響も容易に理解できます。

最後に、実際のエンクロージャー設計では複数の力学現象の物理モデル(共振、弾性、熱、剛体、流体)が組み合わさっているので、総合的な理解が必要です。

広告

Markaudio CHR120用トランスミッションライン・エンクロージャーの設計

Markaudio CHR120用のトランスミッションライン・エンクロージャーの設計をまとめておきます。

スピコン端子(NL4MPRXX)で、200背高型エンクロージャーにニードルフェルト(7面)の追加工を依頼する前提です。

CHR120-200TL

上下の仕切り板の位置を1:2の位置にしていますが、2-Wayなどの場合は適切な位置にずらします。

共鳴管の開口端は加工を簡単にするためにSDの面積相当の丸穴としています。

CHR90のトランスミッションラインの設計はこちらを参照してください。

Markaudio CHR90用トランスミッションライン・エンクロージャーの設計

Markaudio CHR90用のトランスミッションライン・エンクロージャーの設計をまとめておきます。

スピコン端子(NL4MPRXX)で、160背高型エンクロージャーにニードルフェルト(7面)の追加工を依頼する前提です。

CHR90-160TL

上下の仕切り板の位置を1:2の位置にしていますが、2-Wayなどの場合は適切な位置にずらします。

共鳴管の開口端は加工を簡単にするためにSDの面積相当の丸穴としています。

CHR120の場合も、200背高型エンクロージャーで同様の設計ができます。

ASUS_X00PDをAndroid 10 Betaにアップデートする方法

モデル: ASUS_X00PD, Androidバージョン: 10

まず、以下のリンクを参照してください。

Product Support for ZenFone Max(M1)

[ZenFone] How to do hardware reset on your phone?

SDK Platform-Tools リリースノート

Windowsでadbコマンドを使う方法! Android SDKを入れてパソコンのコマンドプロンプトから操作しよう

Android「開発者向けオプション」の基本と表示/非表示にする方法まとめ! デベロッパーモードで隠れ機能を使おう

Androidでリカバリーモードの使い方! 起動しないスマホを強制初期化しよう

ASUS_X00PD(ZB555KL/JP SKU)の場合、OTAによるアップデートではAndroid 8のセキュリティパッチをあてたものしか提供されません。

一方、ASUSのProduct Supportページを見ると、WW SKU用では、Android 10 beta, 9, 8が提供されています。

JP SKUにWW SKUのイメージを適用する形になるので、Wifi端末としての利用になりますが、ブートするところまでは確認できたのでまとめておきます。

適用するイメージはこちらになります。

Version WW-17.00.2003.23

2020/04/13 1.78 GBytes

ZB555KL Android 10 Beta Image Version:WW-17.00.2003.23 For WW SKU only* (exclude JP SKU)
Improve Items:
1.Android 10 Beta version is now available for downloaded.
2.This is the Android 10 AOSP version, so the user experience will be very different from Android 8 (Oreo) and 9(Pie). If you are used to Android 8 (Oreo)/Android 9 (Pie) system, we will recommend that you use the current device version.
3.Please back up your data before upgrading to Android 10. System will factory reset after upgrade process completed.
4.If you want to downgrade software to previous OS by official package, please factory reset your device after downgrade process completed.
5.Updated Android security patch

Know issue list:
*If your upgrade process has an unexpected Android Recovery issue, please refer to the QA to solve it.
http://www.asus.com/tw/support/FAQ/1042901

Steps of Update:
1. Check software version of your device**
2. Only apply to same SKU update, Example: WW->WW, CN->CN, TW->TW, ID->ID.
3. Software update cannot transfer the software SKU and downgrade the software version.
4. Wrong SKU may cause update failure, please update the same SKU version only.
5. How to manual update firmware please refer to https://www.asus.com/support/faq/1009748.

Upgrade to this firmware version, you need to using hardware reset before entering to the system.
Please refer to the following reset steps to execute the hardware reset.
https://www.asus.com/support/FAQ/1006346

大まかな手順としては、以下のようになります。

  1. WW-17.00.2003.23のイメージファイル(UL-ASUS_X00P-WW-AOSP-17.00.2003.23-user.zip)をASUSのサイトからWindows PCにダウンロード
  2. Windows PCにSDK Platform Toolsをインストール
  3. ZB555KLをUSBケーブルでWindows PCに接続
  4. ZB555KLのUSBデバッグを有効にする
  5. ZB555KLをシャットダウンしてリカバリモードで起動後、Apply update from ADBを実行
  6. Windows PCのcmdから、adb sideload UL-ASUS_X00P-WW-AOSP-17.00.2003.23-user.zipを実行
  7. ZB555KLのリカバリモードでWipe data/factory resetReboot system nowを実行

リカバリモードの起動方法がわかりにくいですが、シャットダウン後、ボリュームダウンを押しながら、パワーボタンをAndorid/ASUSのロゴが表示されるまで押し続けて離した後、リカバリモード画面が表示されるまではボリュームダウンボタンはずっと押し続けて離すといった操作が必要です。

また、USBデバッグモードをアクティブにするために、設定-システム-ビルド番号を連続してタップして、開発者向けオプションをアクティブにするという操作もわかりにくいです。

いずれにしても、Androidの開発プロセスや端末の修理などの局面で実施される操作なので、こんなものかなという感じです。

使わなくなったAndroid端末の再利用にどうぞ。

D級アンプのTHD+N

1kHzの正弦波入力時のスペクトル

D級アンプのTHD+Nをまとめておきます。

こちらの資料が参考になります。

デジタルオーディオ特性の基本 ~THD+N/ ダイナミックレンジ/ SN比/ 周波数特性~

フーリエ級数

全高調波歪

標本化定理

まず、自励式D級アンプの出力波形を考えます。

FETを利用した実際の無信号時のスイッチングノードの波形としては、角の丸い両耳つきのなまった方形波が出力されます。

このなまった方形波(無信号時に800kHzのスイッチング周波数, +-48V)をLCフィルターでfc=50kHz -40dB/decでカットオフ(DA変換)してスピーカーを駆動しています。

結果として、無信号時のLPF通過後の出力としては800kHzのリップル(+-220mv)が漏れてきます。

一方、PWMの制御回路のメインループとしては積分回路(AD変換、fc=42kHz, -20dB/dec, GB積11MHz)、差動増幅回路(GB積11MHz)、コンパレータ(プロパゲーションディレイ7ns程度)、ゲートドライバ(デットタイム 220ns程度)を利用して、無信号時にはZVSさせています。

自励式なので、入力は出力のなまった方形波の抵抗分圧(ゲイン(26dB)に比例)したものを標本化関数として、入力信号を積分回路でAD変換および積分制御(変調された三角波)することになります。

また、自励式の場合スイッチングノードの電圧をフィードバックすることでPSRRも向上しています。

積分回路以降の制御回路はユニティーゲインで、差動増幅回路(LPF通過後の出力電圧で比例制御)およびコンパレータ(電流検出アンプによるLPFのインダクタ電流による定電流制御)で必要な制御信号をフィードバックしています。

自励式のPWMの制御ループなので、スイッチングノードの方形波でサンプリングされた1ビットの電圧情報を積分した三角波をもとにコンパレータでスイッチング時間(デューティ比)を決定していることになります。

したがって、AB級アンプなどの信号増幅とは違って、制御回路および出力回路の波形忠実性はそれほど問題になりません。積分回路によって時間平均およびノイズシェーピングが行われるからです。PWMの精度を決定する積分直線性が最も重要になります。また、制御回路のオペアンプおよびスイッチングノードのFETのスルーレートも影響します。

D級アンプのコモンモードノイズ対策

D級アンプのコモンモードノイズ対策

D級アンプのコモンモードノイズ対策をまとめておきます。

こちらの資料が参考になります。

電磁ノイズが発生するしくみ

ノイズ問題を複雑にする要因

空間伝導と対策

導体伝導とコモンモード

バラン (電子工学)

まず、D級オーディオパワーアンプを外側から見ると、AC電源ライン、オーディオ信号入力ライン、スピーカー出力ラインの3つのラインがつながっています。

したがって、この3つのラインそれぞれに対してコモンモードノイズ対策を施す必要があります。

まず、AC電源ラインの対策ですが、これは市販のインレット一体型のフィルタで十分です。中身はコモンモードチョークやXコンデンサ、Yコンデンサで構成されています。

問題はアース(E)で、日本の場合AC100V(単相3線式)の屋内配線の場合、中性線(N)が接地されているため、LおよびNのラインがEに対してバランスしていません。

また、フィルタアウトされたコモンモードノイズ電流はEラインに流れるため、FGとEの間にアースインダクタなどをかませる必要があります。

ACラインにつながるPFCおよびLLCコンバータなどのスイッチング電源は、非常に大きなコモンモードノイズを発生しますが、最終的にはLLCコンバータの2次側につないだコモンモードフィルタでノイズ電流をFGに落とします。

2次側の先にはD級アンプがつながりますが、D級アンプ自体がスイッチング電源(降圧コンバータ)なので、コモンモードノイズをスピーカー出力に対して放出します。

また、D級アンプ自体はシングルエンドのアンプとしてハーフブリッジを構成するため、入力信号を処理する部分のグランドや信号線にコモンモードノイズが回り込みモード変換によってノーマルモードのノイズとなります。

さらに、D級アンプの筐体内はコモンモードノイズの電界強度が高いため、筐体内の配線にも飛び込みます。

したがって、オーディオ信号の入力ラインはバランス入力にして、平衡ラインレシーバでアンバランス信号に変える必要があります。

スピーカ出力に対しては、スピーカーケーブルがアンテナになるため、コモンモードチョークなどでバランを構成する必要があります。

なぜなら、スピーカーをシングルエンド(アンバランス)で駆動する場合、スピーカーユニットのムービングコイルでモード変換が起こるため、コモンモードノイズが音波として放出されるからです。

D級アンプとスイッチング電源の電流モード制御

D級アンプとスイッチング電源の電流モード制御の関係をまとめておきます。

こちらの資料が参考になります。

スイッチング電源の電流モード制御

Switching Power Supply Current Measurements

まず、ハーフブリッジのD級アンプは降圧コンバータと同じアーキテクチャになります。

降圧コンバータのアーキテクチャ

具体的には、2のスイッチングノードから電圧モードの制御を3のLPFの出力ノードから電流モードの制御をそれぞれかけます。

平均電流モード制御のブロック図

自励式のD級オーディオパワーアンプに適用する場合、電流モードの制御としては平均電流モードで、電流検出アンプからのフィードバックと分圧抵抗からのフィードバックをスイッチングノードと出力のグランドの違いなどを考慮して積分回路とコンパレータの間にPI制御ループを構成する必要があります。

またオーディオパワーアンプの場合、負荷がスピーカーなのでLPFの周波数特性がスピーカーのインピーダンスの影響を受けますが、LPFの出力電流と電圧をフィードバックすることで制御できます。また、電流検出による短絡保護も実現できます。

D級アンプとCTSD ADC

D級アンプとCTSD ADC(連続時間型ΣΔADコンバータ)の関係をまとめておきます。

こちらの資料が参考になります。

連続時間型のΣΔ ADC により、データ・アクイジション用のシグナル・チェーンを簡素化

高い精度を実現する連続時間型のΣΔ ADC【Part 1】高精度のADCを含むシグナル・チェーンの設計時間を短縮する

高い精度を実現する連続時間型のΣΔ ADC【Part 2】シグナル・チェーンの設計者がCTSDについて理解しておくべきこと

高い精度を実現する連続時間型のΣΔ ADC【Part 3】エイリアス除去の能力を備える固有のアーキテクチャ

高い精度を実現する連続時間型のΣΔ ADC【Part 4】駆動が容易な信号入力部とリファレンス入力部、シグナル・チェーンの簡素化が可能に

高い精度を実現する連続時間型のΣΔ ADC【Part 5】 非同期サンプル・レート変換によるデジタル・データ・インターフェースの簡素化

AN-283 シグマ・デルタ ADC/DAC の原理

AN-3977 D級アンプ:基本動作と開発動向

まず、アナログ回路による自励式D級アンプのコンポーネントとデジタル回路によるADCのコンポーネントとの対応関係を整理します。

1次ΣΔADC

CLOCKと1BIT DACに相当するのは、自励式の場合スイッチングノードの方形波になります。

サミングポイントに相当するのは、積分回路を構成するオペアンプの反転入力になります。

デジタルフィルターとデシメータに相当するのは、D級アンプ出力のLCフィルターになります。

アナログD級アンプの場合、量子化ノイズの影響はシングルビット相当になります。

またオペアンプによるアナログ積分回路の場合、1次もしくは2次のCRフィルター(量子化ノイズに対するハイパスフィルター)で構成できます。

オーディオ信号(20-20kHz, +-1.5V程度)の積分回路に用いるオペアンプの仕様としては、FET入力、オープンループゲインが120dB以上、GB積が10MHz程度、スルーレートが20V/us程度のものが扱いやすいです。なぜなら、800KHz程度の方形波を入力して三角波に変換する形で利用するからです。電源電圧(+-5V程度)によっては、コモンモード入力電圧範囲が狭いと使えない場合があります。