電流モードのD級GaN MOSFETアンプのDC結合化

電流モードのD級GaN MOSFETアンプの入力をDC結合に変更してみました。

 

変更といっても簡単で、入力負荷抵抗(100kΩ)と結合コンデンサ(22uF)を取り除き、

入力をゲイン抵抗に直結するようにして、

ゲイン抵抗(10kΩ)と帰還抵抗(200kΩ)の値を変更しただけです。

 

LTSpiceによるシミュレーションによると、

DCカットのための1Hz前後のポールはなくせますが、

ゲイン抵抗と帰還抵抗の定数の影響で、

大振幅時の歪率(THD20)は若干、悪化します。

LTSpiceの回路図はこちらになります。

 

DC結合に変更後の実際の基板です。

左上の2Pの入力コネクタの右側の4つの部品を変更しました。

 

LT1057にDC結合していますが、

オフセット電圧はほとんど変化しません。

音を聞く限りも変化はほとんど感じません。

 

結合コンデンサ(UES1E220MEM)がなくなると、

音が激変するようなレビューをよく見ますが、

今時のバイポーラ電解コンデンサで

そんなことはおこらないようです。

 

 

 

3レベルPWM D級アンプのPSRR改善その2

3レベルPWMD級アンプのPSRRを向上するために、

搬送波に電源変動のフィードバックをかける方法を

こちらの回路でその後いくつか試した結果、

このような搬送波生成回路への電源変動フィードバック回路にたどり着きました。

回路のトポロジーとしては、

シュミットトリガ回路の矩形波から三角波を生成している積分器に、

3レベルPWMの出力(BTLスイッチングノード差動出力)と、

電源レールの中点電位(電源レールの対称的な変動を相殺した後の残差)を

フィードバックする形をとります。

 

つぎに、過渡解析の結果を示します。

緑が3レベルPWMのフィードバック(PSA)、

青が電源レールの中点電位のフィードバック(PSB)、

赤がフィードバックを受けた三角波(TW)です。

 

意味合いとしては、電源レールの電圧変動の振幅と中心を

フィードバックしていることになります。

 

これで、正弦波の入力振幅電圧によりますが、

LTSpiceのシミュレーションでは、

3レベルPWMアンプの出力のTHD20が

0.1V正弦波入力時で0.18%から0.13%、

1.5V正弦波入力時で0.34%から0.27%にそれぞれ下がります。

 

2回路のオペアンプが追加で必要になりますが、

PSRRが重要で電源の安定化ができない、もしくは、

したくない場合には、

有効なアプローチだと思われます。

 

3レベルPWM D級アンプの基板設計の改良

3レベルPWM D級アンプの基板設計の改良です。

回路図は定数と部品(電流検出抵抗、LPFのMLCCなど)を

若干変変更しています。

配線図です。

制御部を左側に集めて、電力変換部を右側に集めています。

基板上面のベタパターンです。

BTLなので、電力変換部のグランドを局所化して、

電源レールの取り回しを工夫しています。

また、

スイッチングノードやスナバ回路を局所化しています。

主に左から、制御部電源(-5V, +5V),

ハーフブリッジドライバ電源(+15V(-50V基準)),

パワーグランド(0V)です。

基板下面のベタパターンです。

主に、左から、アナロググランド(0V)、

ハーフブリッジドライバグランド(-50V)、

電源レール(+-50V)です。

フルブリッジ構成で、

制御部のICが10個になるなど、

部品点数が多いので、

レイアウトするだけでも、

なかなか大変です。

 

電流モードのD級GaN MOSFETアンプのオペアンプとコンパレータ音質比較

 電流モードのD級GaN MOSFETアンプで、

これまでLT1057LT1016で十分満足な音質を得ていますが、

いくつか異なるオペアンプ(ADA4001-2, LT6275)とコンパレータ(LT1713)を入手して聴き比べてみました。

 

まず、LT1057とLT1713の組み合わせです。

コンパレータの伝播遅延の違いがどう出るかという比較です。

結果としては、LT1713にすると音が太くなりました。

LT1057は低音がかなり気持ちいい感じです。

 

つぎに、ADA4001-2とLT1713の組み合わせです。

JFETオペアンプでDCゲイン、GB積、スルーレートの違いがどう出るかという比較です。

ADA4001-2はモニターライクな感じで、緻密な感じになります。

 

最後に、LT6275です。

電流帰還型のBJTオペアンプで、オフセット、GB積、スルーレートの違いがどう出るかという比較です。

これは、かなりいい感じです。

低音だけでなく高音の質感が素晴らしい。

 

SOP(1.27mmピッチ)/MSOP(0.65mmピッチ)の変換基板の半田付けが面倒ですが、

いろいろ試してみる価値はあります。

 

 

 

 

3レベルPWM D級アンプのPSRR改善

過去記事の

3レベルPWM D級アンプの回路設計

に対して、

他励式BTL D級アンプのPSRRを向上してゲイン歪みを低減するために、

電源レールの電圧を変調器にフィードバックするとどうなるか?

という興味深いコメントをいただいたので、

いろいろ調べてみました。

 

Bob CordellのDesigning Audio Power Amplifiersの第1版(すでに第2版がでていますが)の

Part 6 Class D Amplifiers

29 Class D Design Issues

29.4 Power Supply Rejection

P. 576 Power Supply Feedback to the Triangle Generator

にもこのアプローチは簡単に触れられています。

 

また、D級アンプの基礎的な理解のために以下の記事も参考にしています。

トランジスタ技術 2003年8月号 p.179-186, 第6章 ディジタル・アンプ用電源回路の設計

トランジスタ技術 2008年3月号 p.113-119, 第2章 アナログ信号をH/L信号に変換する「PWM」

D級パワー・アンプの回路設計 p.37-50, 第5章 デッド・タイムと高調波ひずみとPSRR

 

さて、まずはLTspiceの回路図です。

3-Level PWM D級BTLアンプの三角波生成回路(変調器)

(LT1358によるシュミットトリガ回路と積分回路による非安定マルチバイブレータ)に対して、

正負電源レールからの電圧を加算回路でシュミットトリガ回路にフィードバックをかけています。

 

1.5V 20kHz 正弦波入力時の過渡解析のシミュレーション結果です。

青(+50V), 赤(-50V)の電源レールをレベルシフトした波形(0.5V程度の電圧降下と出力振幅に応じた矩形波が重畳している)、

水色(加算回路の出力(ゲイン4.7倍)、灰色(変調器出力(電源レールの変動が加算された三角波(+-2.5V, 480kHz))、

ピンク(入力)、緑(出力(ゲイン40倍)/30)です。

 

結果としては、

電源変動のフィードバックをかける前のTHD20=0.44%,

電源変動のフィードバックをかけた後のTHD20=0.37%です。

16%のTHD20の改善が得られました。

 

 

 

 

C3M0280090DによるAB級SiC MOSFETアンプの位相補償

C3M0280090DによるAB級SiC MOSFETアンプの位相補償を再検討します。

LT1166の回路図(Figure 19. 100W Audio Amplifier) が元になっています。

主な位相補償の変更点は、R4=1k, R24=6.8kになります。

Base Stopper, Gate Stopperは発振防止のため、

ともに100Ωとしています。

 

LTspiceの回路図です。

周波数応答がこちらです。

1stポールが61kHz、2ndポールが13MHz、

一番周波数応答の悪いC点(赤)で、

位相余裕@1.1MHz=82.8deg, ゲイン余裕@7.2MHz=9.8dB

となりました。

 

定数変更後の試作基板はこちらです。

バイパスコンデンサは、

ブートストラップ電源(+-15V)に63PZA22M8X10と、

メインレール(+-50V)にRFS-50V220MH3#A-T2です。

無信号時の出力オフセットはLch=3.8mV, Rch=10.8mVとなりました。

音はエージングが進むにつれて、いい感じになっています。

重低音も問題なくでています。