月: 2019年6月

SiC MOSFETアンプ

C3M0280090DによるD級SiC MOSFETアンプの試作

C3M0280090DによるD級SiC MOSFETアンプを試作しました。

主回路には、

スイッチングMOSFETにC3M0280090D,

ゲートドライバにSi8244,

コンパレータにLT1016,

積分器にLT1122,

をそれぞれ用いて、

出力は100W(8Ω),

ゲインは30倍,

ゲート抵抗は4.7Ω,

デッドタイムは24ns,

アイドル時の自励発振周波数は3.19MHz/3.23MHzとしています。

 

また、保護回路には、

電流検出にLT1990,

コンパレータにLM339,

を用いて、

UVPとOCPを実装しています。

 

肝心の音の方は、

DSDの音を直接スピーカーで聴いているような感じで、

ソースの音がそのまま出てきます。

 

スイッチングMOSFETの発熱も少ないので、

通常の音量であれば、

ヒートシンクも温かくなる程度です。

 

広告
SiC MOSFETアンプ、UHC MOSFETアンプ

LT1363のフィードフォワードによるLT1166の位相補償

まず、LT1166のデータシートから位相補償に関する部分を引用します。

 

周波数補償および安定性

 

入力相互コンダクタンスは入力抵抗RINと

32:1電流ミラーQ3/Q4およびQ5/Q6によって設定されます。

抵抗R1およびR2はRINの値と比較して小さくなります。

RINの電流はQ4またはQ6の電流の32倍になり、

外部補償コンデンサCEXT1とCEXT2をドライブします。

これら2つの入力信号経路が並列になって、

下記の相互コンダクタンスを与えます。

gm＝16/RIN

 

利得バンド幅は以下のとおりです。

GBW = 16/2π(RIN)(CEXT)

出力デバイスの速度に応じて、

標準値はRIN＝4.3k､CEXT1＝CEXT2＝500pFであり、

1.2MHzの－3dBバンド幅が得られます（標準性能特性曲線を参照）。

 

不安定動作を回避するには、

図1に示すとおり優れた電源バイパスを実現することが重要です。

大容量電源バイパス・コンデンサ（220μF）を使用し、

電源リードを短くすれば、これらの高電流レベルでの不安定性を解消できます。

 

出力デバイスのゲートと直列に100Ω抵抗（R2およびR3）を接続すれば、

図1の100Ω抵抗R1およびR4と同様に、

100MHz領域での発振が停止します

 

次に、100Wオーディオパワーアンプに関する部分を引用します。

100Wオーディオ・パワー・アンプ

低歪みオーディオ・アンプの詳細を図19に示します。

CMRR特性が優れている理由からLT1360（U1という名前
が付けられている）が選択され、

サスペンデッド電源モードにて－26.5V/Vの閉ループ利得で動作します。

U1の±15V電源は、D点の出力で効果的にブートストラップされ、

図14に示すとおり構成されます。

VINに3VP－P信号が入力されると、

A点では出力に80VPPの信号が現れます。

抵抗7～10は、U1の利得を－26.5V/Vに設定し、

C1はU1のCMRRで生成される追加極を補償します。

 

回路の残りの部分（A点からD点）は、

超低歪みのユニティ・ゲイン・バッファになります。
ユニティ・ゲイン・バッファの主要部品は

U4（LT1166）です。

このコントローラには2つの重要な機能があります。

すなわち、R20とR21の電圧積を一定に維持しながら、

M1とM2のゲート間のDC電圧を変化させること。

そして、電流制限を行って、

短絡時にM1とM2を保護することです。

U3の役割は、M1とM2のゲートをドライブすることです。

このアンプの実際の出力は、

一見したところ考えられる点Cではなく電源ピンです。

R6を流れる電流を使用して電源電流を変調し、

VTOPおよびVBOTTOMをドライブします。

 

U3の出力インピーダンス
（電源ピンを通した）は非常に高いため、

20kHzでの歪みを非常に低く抑えるのに必要な速度と精度で

M1およびM2の容量性入力をドライブすることはできません。

 

U2の目的は、低出力インピーダンスを通して、

M1およびM2のゲート容量をドライブし、

M1およびM2の相互コンダクタンスの非直線性を低減することです。

R24とC4は、U2がU3とU4を管理しなくなるが、

利得が1になると自身を管理するような周波数よりも

高い周波数を設定します。

R1/R2とC2/C3はCMRRフィードスルーに対する補償部品です。

 

位相補償に関しては、

C1でドミナントポール、

R5とC5でポールスプリッティング、

R24とC4でフィードフォワードを

それぞれ調整できます。

制御の観点からは、こちらが参考になります。

Internal and External Op-Amp Compensation:A Control-Centric Tutorial

 

次に、SiC MOSFETアンプにおける、

C1=10p, R5=510, C5=3300p, C4=22p, R24={2.4k, 4.7k}

でのLT SpiceによるAC解析の結果を示します。

R24=2.4kの時は、

U3の位相がどんどん遅れてしまうことがわかります。

R24=4.7kの時は、

U2, U3, U4のユニティゲイン(0dB, 1.3MHz)での

位相が90degと十分な位相余裕を確保できます。

 

試作機では大音量で安定性の問題が起きたので、

大容量電源バイパス・コンデンサ

C13/C15を22uFから470uFに増やしました。

また、ドライバ段のベースストッパーは100Ωに戻して、

ドライバ段(MJE15032/MJE15033)はIq=70mA、

出力段(C3M0280090D)はIq=200mAに

それぞれ設定しています。

エージングが進むにつれて、

音はますます魅力的になっています。