EAGLEによるC3M0280090DによるD級SiC MOSFETアンプの基板設計です。
DC-DCコンバータ(DPBW03G-05, SPBW03G-15)の採用で、
80x100mmでも実装面積に余裕ができたので、
C3M0280090D(SiC MOSFET, TO-247, GDS)だけでなく、
TPH3206PSB(GaN MOSFET, TO-220, GSD)でも
ドレインタブからケルビン接続して実装できる設計にしてあります。
上面のベタパターンです。
下面のベタパターンです。
月: 2019年5月
EAGLEによるC3M0120090DによるAB級 SiC MOSFETアンプの基板設計です。
DC-DCコンバーター(DPBW03G-15)の採用で80x100mmでも実装面積に余裕があります。
上面のベタパターンです。
下面のベタパターンです。
Wolfspeed(CREE)のC3M0280090Dによる3レベルPWMアンプを設計します。
ゲートドライバはSi8244, コンパレータはLT1016,
電流検出アンプはLT1995, 電流状態制御と搬送波生成はLT1364,
電圧状態制御とPI制御はLT1498を用います。
DC-DCコンバーターはDPBW03G-05とSPBW03G-15を用います。
LT SPICEシミュレーションの回路図を示します。
搬送波周波数は738kHzですが、上下独立しているため実効的な周波数は2倍になります。
デッドタイムは47nsにしています。クロスオーバー歪みが生じないように十分小さくします。
ゲインは32dB(Av=40)となっています。
+-1.5V, 10kHz矩形波入力時の過渡解析の結果を示します。
LPFの影響を電流状態制御でフィードバックしているため、
オーバーシュートが小さくなります。
FFTの結果を示します。
ノイズフロアは-45dBとなります。
奇数次の高調波だけが見える形になっています。
1.5MHz付近に搬送波のスペクトルが見えます。
電力変換部（LT1016, Si8244, C3M0280090D)のゲインと無駄時間要素の
ラプラス素子とパデ近似による線形平均近似モデルを示します。
BTLなので、差動増幅になっています。
周波数解析の結果を示します。
帯域はDC-31kHz(-3db)となります。
LPFの影響による30kHz付近のゲインの増大が補正されています。
DC結合アンプなので、低域までフラットです。
ゲイン交差周波数は90kHz、位相余裕は-80deg(積分器の影響で90deg遅れている）
となります。
回路規模は大きくなりますが、
効率がよいため出力500Wでも熱損失は問題になりません。
電流制限と電圧制限を制御部で行っているため、
保護回路は内包しています。
Wolfspeed(CREE)のC3M0065090DによるAB級ブートストラップアンプ(LT1166)を
反転増幅器(LT1122)で2つつなげばBTLアンプになります。
2つのアンプの差動出力によって、電圧と電流が2倍になるため、
熱損失と電流制限を考慮して定数などを見直す必要があります。
また、反転増幅器と2つのブートストラップアンプの電源は独立している必要があるため、
1チャネルあたり3つのDC-DCコンバータ(DPBW03G-15)が必要になります。
C3M0065090DのVDMOSモデルを示します。
.MODEL C3M0065090D VDMOS (NCHAN
+VTO=3.5 KP=4.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=50e-12 CGDMIN=2e-12 a=0.5
+CGS=656p CJO=0.375n M=1.0 VJ=4.8
LT SPICEによるシミュレーションモデルの回路図を示します。
LT1122はユニティゲインで用いるため位相補償をしています。
+-1.5V, 10kHzの矩形波入力による過渡解析の結果を示します。
差動出力のため振幅が2倍になっていることが分かります。
FFTの結果を示します。
ノイズフロアが-100dBに上昇しています。
周波数解析の結果を示します。
帯域はDC-55kHz(-3dB)、ゲイン交差周波数は1MHzで位相余裕は40dBに減少します。
出力は500Wを越えますが、
歪みと熱損失も大きくなるため、
対策のためのコストもそれなりにかかります。
Woflspeed(CREE)のC3M0280090DでD級アンプを再設計しました。
IRAUDAMP7Dを参考に、
ゲートドライバはSi8244, 積分器はLT1122, コンパレータはLT1016を用います。
また、OCPはLT1990と7G17B-220の直流抵抗を利用します。
CREEのSPICEモデルはシミュレーションに適さないため、
データシートに基づいて、VDMOSモデルを作成しました。
.MODEL C3M0280090D VDMOS (NCHAN
+VTO=3.5 KP=1.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=50e-12 CGDMIN=2e-12 a=0.5
+CGS=148p CJO=0.1175n M=1.0 VJ=4.8
SPICEシミュレーションの回路図を示します。
ZVSとなるように、デッドタイムは100nsに設定しています。
無信号入力時の自励発振周波数は1.8MHzになります。
保護回路は、
UVPとOCPをLM339でWired-Orして2N3904で
Si8244のDISABLEを駆動しています。
+-1V, 10kHz矩形波入力時の過渡解析を示します。
LPFの前からフィードバックをかける自励発振式のため、
オーバーシュートがあります。
FFTの結果を示します。
ノイズフロアは-68dBで
発振周波数は800kHzまで低下しています。
電力変換部を線形・平均化モデル（ラプラス素子とパデ近似による）に置き換えた
AC解析用の回路図を示します。
周波数解析の結果を示します。
ゲイン29.6dB(Av=-30.3)のAC結合で、
帯域は2Hz-69KHz(-3dB)となりました。
Wolfspeed(CREE)のC3M0120090Dで、
LT1166によるブートストラップアンプを再設計しました。
LT1166はゲート電圧を0/+-12Vまでしか駆動できないため、
従来のゲート電圧の高いSiC MOSFETの駆動には工夫が必要ですが、
C3M0120090Dはゲート電圧を0/+15Vで駆動できるので問題なく動作します。
ところが、CREEの提供するSPICEモデルが温度パラメータを盛り込んでいて、
非線形の振る舞いをするため、オーディオアンプのシミュレーションには適しません。
そのため、データシートをもとにVDMOSモデルを作成しました。
.MODEL C3M0120090D VDMOS (NCHAN
+VTO=3.5 KP=2.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=100e-12 CGDMIN=4e-12 a=0.5
+CGS=347p CJO=0.2875n M=1.0 VJ=4.8
LT1166のデータシートに基づく、
ブートストラップアンプの回路は次のようになります。
エミッタディジェネレーションBJTドライバで
出力SiC MOSFETを駆動する準コンプリメンタリ構成です。
発振防止対策として、
BJTに対してベースストッパ(100Ω）とスピードアップコンデンサ(470pF)を
SiC MOSFETに対してゲートストッパ(100Ω）を適用しています。
+-1.5V, 10kHzの矩形波入力時のSPICE過渡解析とFFTの結果を示します。
ゲインは27dB(Av=-22.4)、
ノイズフロアは-120dBで、
偶数次高調波は-60dBとなっています。
周波数解析の結果を示します。
帯域はDC-64kHz(-3dB)、
ゲイン交差周波数は900kHzで位相余裕は70degあります。
なお、サスペンデッド電源としては、
絶縁型DC-DCコンバータ（DPBW03G-15)を用いて、
実装を単純化します。
オープンデザイン・オーディオ 