C3M0280090DによるD級SiC MOSFETアンプの回路設計

Woflspeed(CREE)のC3M0280090DでD級アンプを再設計しました。

IRAUDAMP7Dを参考に、

ゲートドライバはSi8244, 積分器はLT1122, コンパレータはLT1016を用います。

また、OCPはLT1990と7G17B-220の直流抵抗を利用します。

 

CREEのSPICEモデルはシミュレーションに適さないため、

データシートに基づいて、VDMOSモデルを作成しました。

.MODEL C3M0280090D VDMOS (NCHAN
+VTO=3.5 KP=1.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=50e-12 CGDMIN=2e-12 a=0.5
+CGS=148p CJO=0.1175n M=1.0 VJ=4.8

 

SPICEシミュレーションの回路図を示します。

ZVSとなるように、デッドタイムは100nsに設定しています。

無信号入力時の自励発振周波数は1.8MHzになります。

保護回路は、

UVPとOCPをLM339でWired-Orして2N3904で

Si8244のDISABLEを駆動しています。

+-1V, 10kHz矩形波入力時の過渡解析を示します。

LPFの前からフィードバックをかける自励発振式のため、

オーバーシュートがあります。

FFTの結果を示します。

ノイズフロアは-68dBで

発振周波数は800kHzまで低下しています。

電力変換部を線形・平均化モデル（ラプラス素子とパデ近似による）に置き換えた

AC解析用の回路図を示します。

周波数解析の結果を示します。

ゲイン29.6dB(Av=-30.3)のAC結合で、

帯域は2Hz-69KHz(-3dB)となりました。