ソース帰還とソース接地回路

SEPP準コンプリメンタリのMOSFETアンプの出力段は、

上側がドレイン接地回路で下側がソース接地回路でユニティゲインバッファとして動作しています。

このトポロジーをLT1166でバイアス調整および電流制限する場合、

電流検出抵抗が必要ですが、上側はソース抵抗(R32, R20)、下側はドレイン抵抗（R21, R31)となってしまいます。

このため、特に下側のフォールタイムが

ドレイン抵抗とゲートドレイン容量の時定数の影響を受けるため、

矩形波応答の波形が上下で揃わず、大きな貫通電流の原因になります。

そこで、上下ともソース抵抗とドレイン抵抗を同じ値で追加することにより、

ドレイン抵抗(R35,R31)　とソース抵抗(R32, R36)の比が上下それぞれ1:1となり、

ソース帰還（ソースディジェネレーション）によるユニティゲインとなります。

（ここでは、R20,R21=15mΩはR31,R32,R35,R36=0.22Ωに比較して小さいため無視）

ゲインがやや下がり出力インピーダンスが抵抗値になりますが、
上下の応答が揃い線形性も増すため、歪率も向上します。