フォルドバック電流制限による出力MOSFETの保護

LT1166のデータシートにフォルドバック電流制限を追加する記述があるのですが、

設定値を決定する方法が出ていないため、SPICEシミュレーションで求めました。

図5に示すとおり、

電源からILIMピンに2本の抵抗（標準30k）を接続すれば、

通常または“矩形”電流制限に

フォルドバック電流制限を追加することができます。

矩形電流制限では、

最大出力電流はパワー・デバイス両端の電圧とは無関係です。

フォルドバック制限では、

単に出力電流が出力電圧に関係付けられます。

この方式では出力デバイスに消費電力の制限が課されます。

パワー・デバイスの電圧が大きくなるほど、

得られる出力電流が減少します。

これを図6に（図5の回路の）出力電圧対出力電流として示します。

GaN MOSFETアンプのSPICEシミュレーションモデルと

電圧制限(20V)、電流制限(6A)が

それぞれ作動したときの過渡応答を以下に示します。

+-45Vの電源と電流制限ピンとの間の抵抗は68kΩ、

電流検出抵抗は0.235Ω（タップダウンした15mΩのバイアス電流検出抵抗を含む）をトップとボトムそれぞれに設定して、

入力を1.5V, 20kHzの正弦波、出力負荷を4Ω(30V, 6Aの出力）とした場合と

入力を1.0V, 20kHzの正弦波、出力負荷を2Ω(20V, 12Aの出力）とした場合を

それぞれシミュレートしています。

電流制限の発振防止用RCが1kΩと1uFなので、

時定数1k x 1u = 1msとなるため、

フォルトイベントの検出に1msほどかかるようです。

電流制限の動作としてはアンラッチとなっています。