電源ノイズ対策とデカップリング

デジタルICの電源ノイズ対策・デカップリング Application Manual
を読んでいて気が付いたことをまとめておきます。

デカップリング(バイパス)のため、コンデンサを組み合わせる際に問題となる

反共振に対する具体的な設計方法が書かれていて、参考になります。

目次より:

6. 電源電圧変動の抑制
6.1 電源インピーダンスと電圧変動の関係
6.2 コンデンサがあるときの電圧変動
6.3 並列コンデンサによるスパイクの抑制
6.4 低ESL コンデンサによるスパイクの抑制
6.5 パルス幅が長いときの電圧変動

7. 電源インピーダンス抑制のためのコンデンサの配置
7.1 IC からみた電源インピーダンス
7.2 IC からみた電源インピーダンスの簡易推定
7.3 IC 直近のコンデンサの配置可能な範囲
7.4 最大許容配線長lmax の目安

8. コンデンサを組み合わせたPDN の構成
8.1 デカップリングコンデンサの階層配置
8.2 PDN のインピーダンス
8.3 コンデンサの階層配置
8.4 PCB 上のターゲットインピーダンス
8.5 バルクコンデンサ
8.6 ボードコンデンサ
8.7 コンデンサの容量設計
8.8 極低インピーダンスのPDN を作るには

コメントを残す

以下に詳細を記入するか、アイコンをクリックしてログインしてください。

WordPress.com ロゴ

WordPress.com アカウントを使ってコメントしています。 ログアウト /  変更 )

Google フォト

Google アカウントを使ってコメントしています。 ログアウト /  変更 )

Twitter 画像

Twitter アカウントを使ってコメントしています。 ログアウト /  変更 )

Facebook の写真

Facebook アカウントを使ってコメントしています。 ログアウト /  変更 )

%s と連携中

このサイトはスパムを低減するために Akismet を使っています。コメントデータの処理方法の詳細はこちらをご覧ください