GaN MOSFETアンプの発振対策 その2

LT1166のデータシートとLT1360のデータシートを読んでいて、

いくつか気が付いた点を上げておきます。

回路の残りの部分（A点からD点）は、
超低歪みのユニティ・ゲイン・バッファになります。

ユニティ・ゲイン・バッファの主要部品はU4（LT1166）です。
このコントローラには2つの重要な機能があります。
すなわち、R20とR21の電圧積を一定に維持しながら、
M1とM2のゲート間のDC電圧を変化させること。
そして、電流制限を行って、
短絡時にM1とM2を保護することです。

U3の役割は、M1とM2のゲートをドライブすることです。
このアンプの実際の出力は、
一見したところ考えられる点Cではなく電源ピンです。
R6を流れる電流を使用して電源電流を変調し、
VTOPおよびVBOTTOMをドライブします。

U3の出力インピーダンス（電源ピンを通した）は非常に高いため、
20kHzでの歪みを非常に低く抑えるのに必要な速度と精度で
M1およびM2の容量性入力をドライブすることはできません。

U2の目的は、低出力インピーダンスを通して、
M1およびM2のゲート容量をドライブし、
M1およびM2の相互コンダクタンスの非直線性を低減することです。

R24とC4は、U2がU3とU4を管理しなくなるが、
利得が1になると自身を管理するような周波数よりも
高い周波数を設定します。

The parallel combination of the feedback resistor and gain
setting resistor on the inverting input can combine with
the input capacitance to form a pole which can cause
peaking or oscillations. For feedback resistors greater
than 5kΩ, a parallel capacitor of value
CF > RG x CIN/RF
should be used to cancel the input pole and optimize
dynamic performance. For unity-gain applications where
a large feedback resistor is used, CF should be greater
than or equal to CIN.

Coaxial cable can be driven directly, but for best
pulse fidelity a resistor of value equal to the characteristic
impedance of the cable (i.e., 75Ω) should be placed in
series with the output. The other end of the cable should
be terminated with the same value resistor to ground.

The slew rate is determined by the current available to
charge the gain node capacitance. This current is the
differential input voltage divided by R1, so the slew rate is
proportional to the input. Highest slew rates are therefore
seen in the lowest gain configurations. For example, a 10V
output step in a gain of 10 has only a 1V input step,
whereas the same output step in unity gain has a 10 times
greater input step. The curve of Slew Rate vs Input Level
illustrates this relationship. The LT1360 is tested for slew
rate in a gain of –2 so higher slew rates can be expected
in gains of 1 and –1, and lower slew rates in higher gain
configurations.

The LT1360 can be used in all traditional op amp
configurations including integrators and applications such
as photodiode amplifiers and I-to-V converters where
there may be significant capacitance on the inverting
input.

まず、U3はI/V変換で電源ピンを通じて、
BJTのダーリントンドライバを経由してゲートをドライブしていますが、
もともとのLT1166のデータシートの回路では、
ゲインを持たせる構成のために、
ゲイン余裕と位相余裕が取れなくなってしまいます。

そこで、RF=RG=1kΩ、CF＝10pFのユニティゲイン構成にしたところ、
周波数特性が改善してゲイン余裕と位相余裕が確保できました。

次に、U2(LT1363)は、もともと33Ωの出力抵抗で
ゲート容量をドライブしていますが、
出力段のゲートストッパーの値に合わせて100Ωにしたところ、
ドライブ電流のピークが下がって歪率が改善しました。

また、エミッタディジェネレーションの抵抗値を100Ωから47Ωに変更し、

バイアス電流を増やしてターンオフの追従性を高めました。

これらの結果として、2Ω負荷でもドライブできるようです。