GaN MOSFET TPH3205WSをパワー段にした
LT1166とBJTドライバによる準コンプリメンタリの基板を設計してみました。
ポイントは、
バイアス電流と電流制限の検出抵抗を6つの5Wのセメント抵抗で構成したこと、
エミッタディジェネレーション、ベースストッパー、ゲートストッパーの各抵抗の配置、
メイテンロック・コネクターの配置、
ドライバBJTとパワーMOSFETの配置にあります。
3端子レギュレータ、ドライバBJT、パワーMOSFETはヒートシンクに固定します。
GaN MOSFETはTO-247パッケージのTPH3205WSBで、
足の配置はGSDになっています。
10W, 1Ωのセメント抵抗はサイズが大きすぎるので
5W, 0.47Ωのセメント抵抗を2個直列にしています。
パワー段のグランドの影響を分離するためにスリットを入れてあります。
PCBトランスとアイソレータの空芯コイルの下も
インダクタンスの影響を避けるためにパターンを抜いてあります。
