LTspiceによる回路シミュレーション、EagleによるPCB設計、試作、EMSによる頒布まで
GaN MOSFET TPH3205WSをパワー段にした
LT1166とBJTドライバによる準コンプリメンタリの基板を設計してみました。
ポイントは、
バイアス電流と電流制限の検出抵抗を6つの5Wのセメント抵抗で構成したこと、
エミッタディジェネレーション、ベースストッパー、ゲートストッパーの各抵抗の配置、
メイテンロック・コネクターの配置、
ドライバBJTとパワーMOSFETの配置にあります。
3端子レギュレータ、ドライバBJT、パワーMOSFETはヒートシンクに固定します。
GaN MOSFETはTO-247パッケージのTPH3205WSBで、
足の配置はGSDになっています。
10W, 1Ωのセメント抵抗はサイズが大きすぎるので
5W, 0.47Ωのセメント抵抗を2個直列にしています。
パワー段のグランドの影響を分離するためにスリットを入れてあります。
PCBトランスとアイソレータの空芯コイルの下も
インダクタンスの影響を避けるためにパターンを抜いてあります。
LT4320による理想ダイオード正負電源のMOSFETの選択方法はデータシートに詳しくありますが、
平均出力負荷電流（IAVG）、最大許容ドレイン-ソース間電圧（VDSS）、
オン抵抗（RDS(ON) ）、総ゲート電荷量（Qg）、
ゲート・スレッショルド電圧（VGS(th)）には触れているものの、
安全動作領域（SOA）に関しては特に触れていません。
実際に低オン抵抗のMOSFETを選んでみると、
軒並みドレイン・ソース間電圧が10V付近のドレイン電流は素晴らしいですが、
最大許容ドレインソース間電圧の付近ではほとんど電流を流せないものばかりです。
オーディオパワーアンプ用電源の設計なので、
50V、6Aまで10msのパルスドレイン電流が
安全動作領域に入っていることが、
8Ω, 100Wのアンプの電源としては望ましいです。
また、起動時の突入電流が安全領域に入っていることが必要です。
実際にシミュレーションしてみると、
300VA, 115V, 35V, 2回路のトロイダルトランスで
40,000uFの平滑用電解コンデンサに充電していく過程としては、
電圧が45Vに向かって指数関数的に増加しながら
電流は60Aから指数関数的に減少していきつつ、
パルス幅も6.6msから減少していきます。
50Hzのピーク電流, 電圧、パルス幅を拾ってみるとこんな感じです。
t1, 8V, 60A, 6.6ms
t2, 20V, 42A, 6ms
t3, 26V, 30A, 4.9ms
t4, 28V, 24A, 4.3ms
t5, 33V, 17A, 4.8ms
t6, 35V, 16A, 3.5ms
t7, 36V, 11A, 3ms
t8, 37V, 11A, 2.9ms
t9, 38V, 8A, 2.5ms
t10, 39V, 8A, 2.5ms
t11, 39V, 6A. 2.2ms
t12, 40V, 6A, 2,2ms
これらの整流時のドレイン電流の値を
FDH5500_F085のデータシートの安全領域にプロットしてみると、
10msの境界が10V, 60Aから40V, 8A、
1msの境界が10V, 180Aから40V, 20Aとなっていて、
ピーク電流が10msと1msの間の領域を推移するので、
突入電流対策が故障したとしても、
MOSFETの破壊はなさそうです。
また基板のパターンの銅箔には抵抗があるので、
突入電流で燃えないように、十分な線幅と厚みが必要です。
もちろん実際の設計には、
NTC（負の温度係数を持つサーミスタ）を
ICL（突入電流制限）として入れるので、
ピーク負荷時でも10ms領域の中に止まる設計です。
ICLを入れたシミュレーションはこんな感じです。
TransphormのGaN MOSFETがDigikeyですでに発売されているので、
アンプの回路をシミュレーションしてみました。
データシートより：
TPH3205WSB
650V Cascode GaN FET in TO-247 (source tab)
The TPH3205WSB 650V, 52mΩ gallium nitride (GaN) FET is a normally-off device.
Transphorm GaN FETs offer better efficiency through lower gate charge,
faster switching speeds, and smaller reverse recovery charge,
delivering significant advantages over traditional silicon (Si) devices.
まず、ピン配置が通常のGDSではなくGSDとなっているので、
基板は専用のモノを起こした方がよさそうです。
次に問題になるのが、
ゲートスレッショルド電圧で、
これまた通常の2-4Vよりも低い1.6-2.6Vとなっています。
さらに、入力容量が2200pFもあります。
というわけで、いろいろシミュレーションしてみたところ、
いくつか対策が必要なことがわかりました。
まず、ゲートスレッショルド電圧に関連していると思われますが、
ほとんどバイアス電流を流せません（16mA程度）。
なので、LT1166の電流検出抵抗を1Ω以上にする必要で、1Ω10Wの抵抗を追加して、
1Ωと0.22Ωで電流制限とバイアス電流の検出を個別に設定する必要があるようです。
次に、入力容量が大きいため、
ドライバ段のBJTにも100Ωのベースストッパーを追加しないと発振が止まりません。
という感じでかなり手強いですが、なんとか音は聴けそうです。
TO-220のTPH3206PSは、
オン抵抗180mΩで入力容量が760pFなので、
こちらの方が扱いやすいかもしれません。
Infenionに買収されたWolfspeed(CREE)の
SiC MOSFETとSiC SBDを調べていたら、
価格もスペックも使いやすそうなので、
これらのデバイスを使用したアンプを設計しました。
C3M0120090D
Silicon Carbide Power MOSFET
C3MTM MOSFET Technology
N-Channel Enhancement Mode
VDS 900 V
ID @ 25˚C 23 A
RDS(on) 120 mΩ
C3D06065A
Silicon Carbide Schottky Diode
Z-Rec™ Rectifier
VRRM = 650 V
IF (TC=135˚C) = 8.5 A
Qc = 16 nC
今回の設計のポイントはドライバ段の
エミッタ・ディジェネレーション(Emitter Degeneration)の使い方にあります。
Bob CordelのDesigning Audio Power Amplifiersに詳しくありますが、
エミッタ・ディジェネレーションは
BJTの増幅率の安定性や線形性を向上させる（より低歪にする）ために、
あらゆるアンプを構成する基本回路に組み込まれている基本技術です。
エミッタとコレクタに抵抗を入れると、その抵抗比で増幅率が決まるのと、
負帰還により増幅率の安定性が増すというのが簡単な説明ですが、
ここではユニティゲインバッファのドライバなので、増幅率は1でよく、
むしろ準コンプリメンタリで入力容量の大きなMOSFETを
安定かつ低歪にドライブするのが目的です。
入力容量の大きなパワー段のMOSFETに、
大振幅の矩形波を入れたときの大きなスイッチングに対して、
安定して追従できることが必要になります。
多くの準コンプリメンタリ(QCFP)の回路は、
ドライバ段の上側のコレクタ抵抗は入れずに、
下側のみ反転増幅の電位を取り出すためにコレクタ抵抗を入れているようですが、
これだと十分安定な回路になりません。
そこで、上下対称に同一値の抵抗を4本入れて抵抗値をシミュレーションで調整したところ、
20kHzの矩形波応答に関して十分な線形性と安定性が得られました。
この回路の面白いところは、NPNとPNPの4つの組み合わせ
全てをドライブできるところにあります。
もっとも、実用的にはNPNとNPNの準コンプリメンタリで、
幅広いMOSFETをパワー段にチョイスできるところに価値があります。
ドライバ段のBJTも色々ありますが、
最大負荷の矩形波応答に対して、耐圧、電流、熱損失を満たす
コンプリメンタリペアを選べます。
Sanken 2SC4883A/2SA1859A
Onsemi MJE243/MJE253
などでシミュレーションしてみましたが、
THDで見る限り、ドライバ段による違いはほとんどでないようです。
パワー段もIRF530, IRFP240, HUF75639, C3M0065090Dを難なくドライブできるようです。
アンプの基板はこんな感じになります。
電源はSiC SBDの電圧降下が大きいので、
シンプルなセンタータップ式の構成で設計してみました。
オープンデザイン・オーディオ 